



حافظه SRAM خارجی که Synchronous هم هست مطابق شکل: FPGA با نقل می شود:




زیر هم این حافظه SRAM سیگنال های دیگری ندارد. مثلاً سیگنال OE که همراه آن افعال نگاه می داریم چون که SRAM نقطه به FPGA وصل است و روی یک بایس نیست.

فرض شده که تأخیرها صفر است. این فرضی است که در عمل هرگز برقرار نیست و محدودیت های خاصی را به طرح ما اعمال می کند.

حافظه SRAM از ما سرعتی به اندازه بزرگی های حافظه داخلی FPGA ندارد ما باید این موضوع را در نظر بگیریم. طرح SRAM Controller داخلی FPGA می تواند این شکل باشد:



عملکرد این واحد به این ترتیب است که برای دستور read و write به آن می دهیم. واحد ready را معرفی کند و مشغول انجام task می شود. هرگاه کار خاصی در ready دوباره می شود. بدین است که یک state machine برای پیاده سازی این واحد بسیار مناسب است.



در این fsm ثابت به اندازه عرض حافظه تعریف می کنیم و آن را DQR می گذاریم. تعداد داده که قرار است به حافظه نوشته شود را داخل آن می گذاریم.

سگن است تعداد state ها هم در زیر بود - برای هر کدام به این که مدل حافظه ای داریم استفاده می کنیم.

ما فلور که می بیند این FSM باقی بماند و در هر لحظه باید حافظه SRAM را چک کند و سریع است
 و در هر لحظه طول می کشد تا یک read یا write کامل انجام دهد، تعداد state ما
 می تواند آنقدر عوض شوند.

حال که Verilog مربوط به State Machine، اینویس (نویسه) (نویسه) (نویسه) (نویسه)
 در انتهای آن داریم:


```
assign DQ = (WEn) ? DQR : 8'bZ;
```

(↑ عرض که حافظه دارد)

حال با استفاده از SRAM Controller می توانیم یک fifo طراحی کنیم. به این است که برای این
 fifo استفاده می کنند یعنی بیت WEn و RdEn، افزاینه فعال کند. (بهترین کار این است که

کار به دو طرح خودشان و اشکال به این منتهی باشد.)

این fifo دارای یک خروجی Ready می باشد که هرگاه فعال باشد می توان WEn و RdEn
 ارسال نمود. تا زمانی که خروجی Ready فعال نیست کار نباید WEn و RdEn ارسال کند
 fifo



```
assign address =  
(readPointer) ? RdEn :  
writePointer;
```

```
assign Command = (RdEn || WEn) ? 1 : 0;
```

این کد به این صورت نوشته شده:

```
((RdEn && (!Empty)) || (WEn && (!Full)))
```

```
assign rnotw = (WEn && (!Full)) ? 0 : 1;
```

```
assign writeData = dataIn;
```

```
assign dataOut = readData;
```

```
assign Ready = ready;
```

برای readPointer و writePointer، برای کنترل های Empty و Full مانند قبل عمل می کنیم.
 با این تفاوت که حالتی که ورودی WEn و RdEn فعال باشد نداریم.