

fpga.goo.goolia.com

19102 \*

reference: Verilog Quick start.

password = Sneed

### FPGA: Field Programmable (Gate Array)

آرایه‌های درختی قابل برنامه‌ریزی در زمینه‌های مختلف


یعنی می‌توان آنرا در هر عملی که داشته‌ایم در باب قابل ساده پیاده‌سازی کرد.

Lab	→	ارزشی که از آنجا می‌آید	System
on		قابل تغییر در یک فضای	on
a		محدود	A
chip			chip

Field programmable Lab on a chip = یعنی بتوان از آنجا که تغییری انجام داده قابل برنامه‌ریزی باشد در زمینه‌های مختلف

چونندیک مدار جمع کشنده را ساخت؟  
پایه ترین اتفاق است که شکل را بکنی و روی FPGA بریزیم

Pullader:




هرچند برای تعداد بیش‌تر بیت‌ها هر یک که درست نبود و پشت سر هم درست کرد.



این حالت همین بزرگ است مدیریت و انجام آن کار صحتی است مثل قیاسی می

حال اگر من بتوانم نرم افزاری را اختراع کرد که بتواند خود نرم افزار را Pullader را بیاورد. یعنی  
 خودش بتواند جلای که می نویسم را بنویسد و با آرایش لیتی مدارها آشنا باشد. یعنی کافی است  
 مدار را توصیف کرد.

اگر بخواهم یک شمارنده 8 بیتی را بنویسم باید توصیف کرد خود نرم افزار را که توصیف را بنویسد.



مداری می نویسم که خروجی اش در هر لپه بالا رونده یکی زیاد شود.

نویسه Syntax ، نرم افزار را رعایت کرده

مداری بلقی نویسم که همیشه در هر لپه بالا رونده خروجی یکی زیاد شود. لپه بالا رونده می توان همیشه

```
always @ (posedge clk)
    out <- out + 1;
```


نویسه ما فعلی فوت در روی خروجی ما این مشخص است

```
module 8bitcounter (input clk, output [7:0] out)
```

یعنی خروجی 8 بیت است.

```
end module
```

حال هر طور که بدوای توصیف کنی syntax خود را دارد که مطابق با زبان Verilog است. علی‌الوجه  
 نرم افزاری باشد که آن را با C نوشتیم باز هم بندهم خوب است. یعنی برای توصیف سخت افزار زبان هار متفاوتی  
 هست. مثل VHDL یا System-C.



پس امروز یاد بگیریم که به جای شتاب کشیدن مدار توصیف کردیم تا نرم افزار وقتی به سخت تبدیل کند که در نظر  
 ما همش تریه یعنی مداری درست می‌اند بهتر از شتاب است.

حال آن را با system-c باشد که کانتر ۹ بیتی

```

SC-MODULE (counter) {
  SC-in-clk clock;
  SC-out < SC-uInt<4>> out;
  SC-uInt<4> counter;
  void inc-counter() { counter = count+1; }
  SC-STOP (counter)
}
  
```


احتیاجی به یاد گرفتن نیست

کانتر ۴ بیتی است counter


```

SC-METHOD (inc-counter) {
  sensitive << clock_pos();
}
}
  
```

\* ساختار داخلی FPGA




با داشتن چندین حافظه می توان تابعی متغیره را تعریف کرد  
 $f(A_0, A_1, A_2, A_3)$




این ششگانه می توان به حافظه  
 بلا انتقال دارد

حال اگر به ABC مقدار دهیم و خروجی را با ازار هر کدام صواب کردو به حافظه داده




در حافظه ششگانه عنصر مقدار خروجی به ازل مندر عنصر صفری دهیم  
 یعنی خروجی دین حافظه با مقدار نوی تک است



یعنی تو با این چیز که حافظه دار است می توان استفاده کرد  
 یعنی داخل FPGA املاکت نیست بلکه  
 حافظه حافظه وجود دارد که با این می شنود و گندم  
 قرار دارند و هم بندی مناسبی وجود دارند به خوبی


هم می تواند با هم در ارتباط باشند؟ یعنی داخل FPGA چه زبانی هم وجود دارد که حافظه ها به هم وصل می کنند  
 FPGA




یعنی باید حافظه را مشخص کرد و سپس نوع هم بندی را تعیین کرد

که در این حالت مدارها ترکیبی بود. حال اگر بخواهم ترکیبی باشم باید یک فیلد فلوپ اضافه کنم

هين اؤ حافظه خالص استعمال لوان D-FF.



بالن حالتی بلکری توان انتقال برودوری حافظه باشد یا نیاید عبارتی مثلا اوقطه بظن در درجته




باید حافظه معین شود  
باید signal در central نسبه نسبه شود تا بلویر  
انفجیل ای باید استعمال بود.

حل مکرر بلوک ما لوان FPGA می نمایم. هین بله اول حافظه هین مکرر حالتی بله و هین هم بندی اول  
FPGA که هم طوری به هم وصل شده اند.  
و باید FPGA، کاربرد داشته.

هین حافظه یک Ram است که لوان برود از هین برود.

برای هم بندی، مدفع ساعت به طور منظم امکان هان لاجبک هان می ندارند. و هین پایه هان می ندارند.  
هدایش به پر هین می کند.



که در حافظه سوئیچی وجود دارد نه به تمام هین هان وصل است که  
برنامه نویسی می توان گفت که چه هین connect شود.


switch هین هان می تواند وصل  
یا قطع باشد. که کاربرد هین است.

مدفع برنامه نویسی پایه هین هان می شوند.

switch  
امکان حافظه


هین از اصل در تمام مدارها استعمال می شود مثل جمع و ضرب و حافظه. حل می آیند هین هان  
مدیر برنامه نویسی که تا به هین هان می شوند.  
بلوک

برای رفع XOR و در ضرب and نه عمل با  
 گذاشتن آنها می توان سرعت را زیاد کرد.



حل با گذاشتن خود مدار ضرب گفته یا چندین بولت به در FPGA می توانیم تا سرعت را بالا ببریم.

**در ریالک:** شامل بخشی است که روی چیپ ریخته می شود و با استفاده از آن می توانیم مدار را انجام دهیم.



می خواهیم توسعه کنیم؛  
 مثل C تا هر دستور  $\Rightarrow$  بدازیم

module (A, B, C) **Xor**;  
 نام ما قبول  $\Rightarrow$   $\leftarrow$  **Xor**

input A;  
 input B;  
 output C;

نام این


به این اسم اتصال می دهیم تا آنچه خواستیم صدق کند یا اگر  
 چند XOR داریم نمی خواهیم آن ها از هم جدا شوند پس  
 اسم ها مشابهت می دارند.

**Xor(A, B, C);**


End module

برای این نوع نوشتن که همیشه داریم  
 $C = A \wedge B$

برای این است که در کتاب مدارها آمده است



ماجل mytest



```

module mytest (o, A, B, C);
output o;
input A, B, C;



```

```

assign o = (B & C) | (~A);
endmodule

```

علاقب دکل



$$o = A \text{ xor } B$$

ماجل هائی نوٹس ہم ہم اس اللہ:

```

module myxor2 (A, B, C);
output [1:0] C;
input [1:0] A, B;
myxor Ins1 (.A(A[0]), .B(B[0]), .C(C[0]));
myxor Ins2 (.A(A[1]), .B(B[1]), .C(C[1]));
endmodule

```

اول تک xor دو بیتی فی سائیم؟  
تم ماجل جاری

اول اسم خودیست کہ در تعریف ماجل  
استفاده شده (یعنی در ماجل myxor)  
با نقطه کنار

برای کس در تعریف در بار باید myxor  
صد کرد که باید بیان تم دار یعنی  
تک بار تم خودیست با صدائی تم و بعد  
تم جاری لای تداوی تا بعد بتوانی  
بالائی اسم جدید صدایش کنی

برای 4 بیتی باید دو تا xor 2 بیتی با صدائی:

```

module myxor4 (in1, in2, out);
output input [3:0] in1, in2;
output [3:0] out;

```

```

myxor2 ins1 (.A(in1[2:0]), .B(in2[1:0]), .C(out[1:0]));
myxor2 ins2 (.A(in1[3:2]), .B(in2[3:2]), .C(out[3:2]));
endmodule


```

طوری که این شکل است که

```

module myxor2(A,B,C);
output [1:0] C;
input [1:0] A,B;
assign C = A ^ B;
end module
    
```

top module = آن حاوی در بالا هر چه است در آن می آید و ما می توانیم آن را Top module است و



```

module Mult4(in1, in2, out);
input [3:0] In1, In2;
output [7:0] out;
assign out = In1 * In2;
end module
    
```

ضرب 4 بیتی 8

```

module Adder1(In1, In2, out, c)
    
```

جمع 4 بیتی 8

```


input [3:0] In1, In2;
output [3:0] out;
output wire [4:0] W;
assign W = In1 + In2;
assign C = W[4];
assign out = W[3:0];
end module
    
```

همه چیز مثل دنبال آن 4 بیتی اند

جمع دو عدد 4 بیتی 5 بیتی است  
 ترا باید در ترتیب  
 4 بیت و 5 شماره کرد. اگر  
 مشکل جایی ایجاد کنیم مثل  
 حل است. یعنی وقتی می گوییم

خود می In1 + In2 مثلاً در سیستم 5 بیتی W قرار دارد. سپس با تقاضای دانستن بیت هر W به out مشکل حل است






```

module m1test (A, B, C);
input [3:0] A, B;
output [7:0] C;
assign C = {A, B};
endmodule

```


مثال از یک بلوک:



```

assign #C = A / B;

```



```

input [7:0] A, B;
output [7:0] C;
assign {C, 0} = A + B;


```


1. Design Entry  $\rightarrow$  Functional simulation / verification  $\rightarrow$  طراحی و بررسی
2. Synthesis  $\rightarrow$  post synthesis simulation  $\rightarrow$  آرایشی و Simule (این مورد را به آل است)
3. implementation  $\rightarrow$  post route simulation  $\rightarrow$  تمام تغییرات را تعیین کند

نرم افزارها شبیه ساز هستند وجود دارند؟

1. Active HDL : Aldec
2. Modelsim : mentor
3. IUS : Cadance : In-silice unification Simulator : لینوکس
4. Synopsys VCS : Linux C++
5. System C


$\leftarrow$  Native Gate Simulator از 2-3 به خطی قوی از





در واقع همین کاری کرده ایم.

حال اگر عکس این عمل را بخوایم انجام هم به عبارتی دوسیم داریم و می‌خواهیم یک نیم بسازیم.



module nologic (I1, I2, O);

input [1:0] I1, I2;

output [3:0] O;

assign O = {I1, I2};

end module

سیم‌کشی شکل مورد نیاز را هم در این صورت می‌توانیم انجام دهیم.   
 ابتدا در می‌توانیم سیم‌کشی کنیم.

در مرحله 8 بی‌نی به حال ما بنویسیم <=

assign {O, out} = In1 + In2;

یعنی 4 بیت کم از 8 بیت out و 4 بیت پارانش

مانده می‌زنیم. در این حالت هم wire اصیاح نیست.

\* **سیدالانور 8** نرم‌افزاری که بتواند برنامه‌های ساده‌تری را در ذهن ببینیم که همان کاری که می‌خواهیم روی سخت افزار انجام می‌دهد.

طراحی

Functional Simulation <= همیشه ایدئال است.   
 verification

1. عمل در واقع عمل

2. سنتز <= مدار تبدیل به سخت

3. بازی توان است هم می‌تواند کرد که عملکرد هار و وار کرده

4. place & route <= بریزیم روی fpga

5. post route simulation <= هم می‌توانیم آنرا واقعی است. تا ایرادها نشان دهد.

ok  
name

creat an Empty design

default HDL

verilog

fpga

name

finish


add new file → Verilog source code

name ok.

rightclick for top compile → <sup>درخت</sup> <sub>بند</sub>

تدریس عالی <sup>تدریس</sup> <sub>تدریس</sub> <sup>تدریس</sup> <sub>تدریس</sub>

initial simulation ← <sup>مدریس</sup> <sub>مدریس</sub>



تدریس

Tester:

```


module tester (A, B, C);
  output [3:0] A, B;
  input C;
  input [3:0] o;
  assign A = 3;
  assign B = 3;
endmodule
  
```

```

module top test;
  adder Ins1(A, B, A(A), B(B), C(C), o(o));
  adder Tester(A(A), B(B), C(C), o(o));
end module
  
```

- massive multiplayer online Game
- physics engine


چونکه ترکیب اینهاست و ما باید ترتیب در اینها را انجام بدهیم، پس باید متوجه شویم چه هستیم.



assign C = A \* B; → Continuous assignment

که یعنی هر لحظه که ورودی از ورودی ما تغییر کند.

\* مدار فعال ترتیبی در وردزلاک 8



توضیح وردزلاک:

module dff(D, clk, Q);

input D, clk;

output Q;

reg Q;

always

@(posedge clk)

Q <= D;

end module

فلسفه این دستور است که فقط در لبه‌های مثبتی که می‌خواهد

این تفاوت بردار و مسای آن هم است


این نوعی سینکلی چیدمانه برای پیش‌فرضی wire است.

اما برای حالت output که register است.

پس آن متغیری که در always تعریف کردیم

باید register تعریف شود. پس در واقع با نوشتن register، تعریف فولاد بودن

معنی می‌دهد.



```
module tff(clk, Q);
```

```
input clk;
```

```
output Q;
```

```
reg Q;
```

neg edge →

برای لب پایین ریست

← pos edge

```
always @ (posedge clk)
```


```
Q <= ~Q;
```

```
endmodule
```

در مدار ترکیبی یک reset دارد تا مشخص باشد که تعداد اولیه صید بود است؟

در D, FF ریست

برای روشن شدن reset ریست شدن است؟



Q سکون

ریست سکون در لب های پایین اعمال می شود. لذا در فاصله تا آنکه ریست داریم هنوز D داریم. بعد از لب های پایین سکون می شود.

```
module DffR(D, clk, Reset, Q);
```

```
input D, clk, reset;
```

```
output Q;
```

```
reg Q;
```

```
always @ (posedge clk)
```

```
if (reset)
```

```
Q <= 0;
```

else


برای نوشتن این امری توان از `D and, reset not`

`Q <= 1;`

هم استفاده کرد. اما در این حالت `Logic Gate`

`end module`

کودهای که سمت راستی دور پایین



در استون متکررالی استانی تمام  
روها که  $Q$  صفری اند.

`module DFFR (D, clk, reset, Q);`

`input D, clk, reset;`

`output Q;`

`reg Q;`

`always @ (posedge clk or posedge reset)`

این بار اول بلا رست

`if (reset)`

`reset` هم آشوبی ندارد

`Q <= 0;`

در واقع در این حالت مدار به دو

`else`

است.

`Q <= D;`

`endmodule`

هر متغیری که فقط در یک `always` قرار دارد! حتی اگر مطمئن که `always` تکلیف نماند!

```
module TFFR (reset, clk, Q);
```

```
input reset, clk;
```

```
output Q;
```

```
reg Q;
```

```
always @ (posedge clk) (posedge clk or posedge reset)
```

```
if (reset)
```

```
Q <= 0;
```

```
else
```

```
Q <= ~Q;
```

```
endmodule
```

reset برای Active low

negedge reset

if (!reset)

```
module counter (out, clk, reset);
```

```
output [7:0] out;
```

```
input clk, reset;
```

```
reg [7:0] out;
```

```
always @(posedge clk)
```

```
if (reset)
```

```
out <= 0;
```

```
else
```

```
out <= out + 1;
```

```
endmodule;
```

```
(out, clk, reset, value);
```

```
input [3:0] value;
```

```
input updown;
```

```
else if (updown)
```

```
out <= out + value;
```


```
else
```

```
out <= out - value;
```

```
out <= out + value;
```

updown





```
module test(A, clk, reset);
```

```
output [8:0] y;
```

```
input [7:0] A;
```

```
input clk, reset;
```

```
reg [7:0] y;
```

```
always @(posedge clk)
```

```
if (!reset)
```

```
    y <= 0;
```


```
else y <= y + 1;
```

```
assign o = A + y;
```


```
endmodule
```

کانتور 8 بیتی

در اینجا ترتیب است  
که اول ریست در اول



در اینجا ترتیب است  
که اول ریست در اول  
که اول ریست در اول






```

module test2 (or, O, clk, reset, A, B);
    output [3:0] O, or;
    input [3:0] A, B;
    input clk, reset;
    reg [3:0] or;
    assign O = A ^ B;

    always @ (posedge clk)
        if (!reset)
            or <= 0;
        else
            or <= O;
endmodule

```




8 Shift register \*

```

1. module shifter (In, reset, clk, out);
2.   input In, clk, reset;
3.   output out;
4.   wire w;
5.   reg y1, y2;
6.   always @ (posedge clk)
7.     if (reset)
8.       y1 <= 0;
9.     else
10.      y1 <= In;
11.      assign w = y1;
12.      always @ (posedge clk)
13.        if (reset)
14.          y2 <= 0;
15.        else
16.          y2 <= w;
17.      assign out = y2;
18. endmodule

```



در یک لحظه نبودند و در یک لحظه هم نبودند  
 ← این دو در یک لحظه هم نبودند و این هم احتمال بود.

```
module sr(out,in,clk,Reset);
```

```
output out;
```

```
input clk, reset, in;
```

```
reg r;
```

```
reg r2;
```

```
always @ (posedge clk)
```

```
if (reset)
```

```
begin
```

```
out <= 0;
```

```
r <= 0;
```

```
end
```

```
else
```

```
begin
```

```
r <= in;
```

```
out <= r;
```

```
end
```

```
endmodule
```

این خط همیشه در دسترس است

که قابل {} در است.

```
always @ ( )
```

```
if reset
```

```
begin
```

```
end
```

```
else
```

```
begin
```

```
end
```

سربرنامه ها را به این طریق است ؟