




Scan 16
11/12/14

تولید کننده اعداد تصادفی




تولید کننده اعداد تصادفی

```

module random (clk, reset, out);
    input clk, reset;
    output [3:0] out;
    reg y1, y2, y3, y4;
    always @ (posedge clk)
        if (reset)
            begin
                y1 <= 1; y2 <= 0; y3 <= 0; y4 <= 1; end
        else
            begin
                y1 <= y3 ^ y4;
                y2 <= y1;
                y3 <= y2 & y1;
                y4 <= y3;
            end
    end
    assign o = {y4, y3, y2, y1};
endmodule

```

module ()

key [Tio] o;

always @ (posedge clk)

if reset

$o \leftarrow 0$

else

$o \leftarrow A * B;$

می‌تواند با هم لینک باشند 8, 9, 2, 7, 6 شود.

if (Reset) $o \leftarrow 0;$

else

begin

if ($o == 0$)

$o \leftarrow 1;$

else

$o \leftarrow o * 2;$

end


$o = \{ o[2:0], \emptyset \}$

lookuptable و دیگر DFF ر یک بلوک می‌سازند این بلوک ما با هم 4 slice و دست می‌کنیم

logic و درون کابینتی

که هر 4 CLB می‌سازند. که slice ما به یک سوئیچ وصل می‌شود.

pushbutton




پس هر دوی خودی باید مشخص باشد که می‌توانیم با FPGA است

user constraint

که با plan ahead جان باید به مشخص می‌کنیم.

کوتیزه

implementation = مرحله‌ای که روی بردی میزنند. این کار در مرحله placement انجام می‌دهند. placement یعنی چیدمان اجزای مدار در سطح سیلیکون. بعد از این مرحله routing است. routing یعنی مسیریابی سیم‌ها. در این مرحله place and route است.



module Acc (out, In, clk, Reset)

input [15:0] In;
input clk, Reset;
output [31:0] out;
reg [31:0] out;

always @ (posedge clk)

if (!Reset)

out <= 0;

else

out <= out + In;

endmodule

wire [31:0] w;

assign w = out + In;

always @ (posedge clk)

out <= w;

ی‌تونی با استفاده از wire مدار بنویسی

begin assign

end

end


بلوک

ی‌تونی برامون بالا out و فقط output تعریف کنی و فقط reg [31:0] تعریف کنی که

در بلوک always ، $r \leftarrow r + In$ باشه و خارج از بلوک در always (چه بالا چه پایین)

out هم بنویسی درست است !!

assign out = r;



```

reg r1, r2;
always @ (posedge clk)
begin
    r1 <= In;
    r2 <= r1;
end
assign out <= r2;

```

این سته رها نیست سرهم انجام می شود که هم رها می اندازد.

NUMBERS

مثالان همواره اعداد 8 بیتی می باشند که طایفه است: assign a = a + 1230
 اما گاهی می خواهیم مشخص کنیم که تعداد بیت ها مشخص کنیم. مثلاً در نوشته زیر

$$w = out + In$$

$$p = 32 \quad 16$$

اگر سته را مشخص است و 32 bit w می باشد.

علامت تعیین

خود عدد به عدد تعداد بیت عدد

دسی مال

8'd 124

8'b 01110111

باینری

8'b 11

8'b 00000011

خودش همراست می کند


8'h 7C

مقدار سیال

wire [7:0] w; wire [15:0] a; output [15:0] q;

assign q = a + {8'd 0, w}

این مدار یک مدار ترکیبی است؟



module mux2(In1, In2, C, out);

input In1, In2, C;

output out;


procedural
continuous
assignment

→ assign out = (C == 1) ? In1 : In2;

اگر C برابر با 1 باشد out = In1 و در غیر این صورت out = In2 است.

endmodule

و اگر C = 1 (شرط) = خروجی assign



assign out = (C == 0) ? In1 :

(C == 1) ? In2 :

(C == 2) ? In3 :

~~(C == 3) ? In4 ;~~

این روشی خوار، حتماً باید متدای که هیچ کدام از شرطها برقرار نیستند، یعنی هیچ کدام از شرطها برقرار نیستند.

مثالی دیگر 2 به 1 با 4 ورودی به جای این روش است؟

module mux2(out, In1, In2, C);

output out;

input In1, In2, C;

reg out;


always @ (In1 or In2 or C)

if (C) out <= In1;

else out <= In2;

endmodule

یعنی هر تغییری که در ورودیها رخ دهد، اگر به این مدار منور هم ترکیبی است؟



وقتی یک Bus مشترک داریم ؟
 در نقطه اتصال از M_1 تا M_2 Bus
 drive می کنند که احتیاج به بفرس حالت داریم

assign $w = (c) ? 1 :$

یعنی گاهی اوقات $z' b \rightarrow$ ؟ (B) ؟

از شرط ها بفرس مدار به سمت High impedance می رود !