تمرین سری سوم

۴ | ۱۲ | ۸۸




```
module random (clk, reset, out);
  input clk, rest;
  output [3:0] o;
  reg r1, r2, r3, r4;
  always @ (posedge clk)
    if (reset)
      begin  r1 <= 1;  r2 <= 0;  r3 <= 0;  r4 <= 1;  end
    else
      begin
        r1 <= r3 ^ r4;
        r2 <= r1;
        r3 <= r2 & R1;
        r4 <= r3;
      end
  assign o = {r4, r3, r2, r1};
endmodule
```




```
module (      )
reg [7:0] o;
always @ (posedge clk)
    if Reset
        o <= 0;
    else
        o <= A * B;
```

میخواهیم باهم لیبرال باشند 8و4و2و1و0 شود.

اگر

```
if (Reset)  o <= 0;
else
    begin
        if (o == 0)
            o <= 1;
        else
            o <= o*2;
    end
```

$o = \{ o[2:0], \phi \}$

---

lookuptable و همچنین FF در یک بلوک هایی سازنده این بلوک ها باهم 4تا slice تا درست میکنند.

ram توزیعی

کمبی logicCell و همچنین

که هر 4تا CLB هایی سازنده که همه slice ها به یک سوییچ متصل میشود.



پس هر ورودی و خروجی باید مشخص باشد که کدام پایه FPGA است.

↳ User constraint

که با planAhead جا باید تا مشخص میکنیم.

کوئیزه

- implematation = مرحله‌ای که روی بردی ریزد. آن فایل مدار ما روی fpga بچینیم placement
مثل مرحله PCB. بعد سیم‌کشی است داخل fpga که routing است. این دو مرحله
با هم place and rout است.

- module Acc (out, In, clk, Reset)



input [15:0] In;
input clk, Reset;
output [31:0] out;
reg [31:0] out; ← مرحله بالایی ما خواهی در متغیر تغییراتی داخلی باید reg تعریف کنی.
always @ (posedge clk) ← چون مدار ترتیبی داریم.
if (!Reset)
out <= 0;
else
out <= out + In;
endmodule

می‌توانی با استفاده از wire مدار بالا نوشت ←
wire [31:0] w;
assign w = out + In;
always @ (posedge clk)
out <= w;

! بلوک begin ، assign صدایی نمیده!!
assign
end

می‌توان برای out که output تعریف کردی و مشابه reg[31:0] تعریف کنی که
در بلوک always ، r <= r + In بالا و خارج از بلوک always (چه بالا چه پایین)
assign out = r;
out هم بنویسی درست است!!




```
reg r1,r2;
always @ (posedge clk)
  begin
    r1 <= In;
    r2 <= r1;
  end
assign out <= r2;
```

این دستورها پشت سرهم انجام می‌شود که هم‌زمان رخ می‌دهد.

NUMBERS

تا الان همواره اعداد را دسی‌مال نوشته‌ایم که طبیعی است. مثلاً: assign a=a+123;

اما گاهی می‌خواهیم مشخص کنیم که تعداد بیت‌ها را مشخص کنیم. مثلاً در نوشته زیر

```
W = out + In
? = 32   16
```

ابزار سنتز باهوش است و 32bit را می‌فهمد.

تعداد بیت عدد — علامت تقسیم — خودعدد — مبنای عدد

دسی‌مال ← 8'd 124

باینری ← 8'b 0111 1111

8'b 11 → 8'b 0000 0011 (فضای مضاعف می‌کند)

8'h 7C ← مبنای هگزادسیمال

```
wire [7:0] w; wire[15:0] a; output[15:0] q;
assign q = a + {8'd0, w}
```

یک عدد مبنایی می‌تواند باشد.

$8'b\ 1111_0000 \equiv 8'hf0 \equiv \{4'b1111, 4'b0000\} = \{4\{1'b1\}, 4'b0\}$

هم ارز است.

* یک بیت 4 حالت برای drive دارد:

1 ← Vcc

0 ← gnd

z ← هیچ کس drive نکند.

x ← دو ماجول آن را درایو می‌کند یا مثلاً آن flip flop ای باشد که reset نشود یعنی مقدار اولیه نگرفته باشد در حالت x است.

```
module Conter(out,clk),
  output [7:0] out;
  input clk;
  reg [7:0] out;
  always @(posedge clk)
    out <= out + 1;
    out <= ~out
endmodule
```

این برنامه غلط است! زیرا مقدار x با 1 یا 0 جمع شود باز هم x است.

هم غلط است؟؟

پس حتماً باید در بلوک always، Reset داشته باشی!

این مدار یک مدار ترکیبی است؟




```
module mux2(In1, In2, c, out);
    input In1, In2, c;
    output out;
    assign out = (c==1)? In1 : In2;
endmodule
```

procedural continous assignment

اگر c برقرار باشد out=In1 شود وگرنه out=In2 است.

assign خروجی = (شرط) ? اگر : وگرنه ;




```
assign out = (c==0)? In1 :
             (c==1)? In2 :
             (c==2)? In3 :
             (c==3)? In4;
```

این روش خوانا، حتما باید مقداری که هیچ کدام از شرط‌ها برقرار نیست را بنویسیم.

مثالی بالاتر 2 به 1 بالا را این‌بار بدون assign هم بنویسید:

```
module mux2(out, In1, In2, c);
    output out;
    input In1, In2, c;
    reg out;
    always @(In1 or In2 or c)
        if (c) out <= In1;
        else   out <= In2;
endmodule
```

یعنی هر متغیری که در سمت راست علامت مساوی قرار دارد باید در لیست حساسیت always قرار بگیرد!

توجه کنید که این مدار هنوز هم ترکیبی است!



وقتی یک Bus مشترک داریم :

در لحظه فقط یکی از M_1 یا M_2 میتونه Bus رو drive کنه که احتیاج به بافر سه حالته داریم.

```
assign w=(c)? 1 :
       (B)? 0 : 1'bz;
```

یعنی یا هی اومد کدوم رو بخونه

از شرط ها بیرون نشد مدار به صورت High impedance می رود!