


Scan:  $\checkmark$   
 Knobs:  $\checkmark$




وقتی یک Bus مشترک داریم  
 در هر لحظه فقط یکی از  $M_1$  تا  $M_2$  Bus را  
 drive می کند که احتیاج به بافر سرعت داریم

assign  $w = (c) ? 1 :$

یعنی گاهی اوقات هیچ کدام  $1'bz$  :  $0$  :  $(13)$   
 از شرط ها بجز آن نشد مدار به سمت high impedance می رود!


فرض کنید روتا chip داریم که به هم متصل اند:



گاهی جهت از  $F \rightarrow R$  ، گاهی  $R \rightarrow F$  . تا الان در مورد پورتی که هم ورودی باشد هم خروجی  
 صحبت نکردیم.

\* inout \* برای توابع سه ورودی هم خروجی


این تابع کاری این است :  
 if  $Rnw == 0 \Rightarrow 0 = 0xFF$   
 if  $Rnw == 1 \Rightarrow 0 = \text{high impedance}$



```
module t1(o, Rnw);
  inout [7:0] o;
  input Rnw;
```

assign  $o = (Rnw) ? 8'hff : 8'bz$  ;  $\rightarrow$  high impedance  
 این یعنی همیشه بیت ها با high impedance می کشیم.  
 end module

داده ای که در هر لایه بلادرزنی ساعت از  $Rnw=0$  بود،  $Rnw=1$  بود، در هر لایه بلادرزنی ساعت از  $Rnw=0$  بود، در هر لایه بلادرزنی ساعت از  $Rnw=1$  بود، در هر لایه بلادرزنی ساعت از  $Rnw=0$  بود، در هر لایه بلادرزنی ساعت از  $Rnw=1$  بود.



پس باید اطمینان حاصل کرد که در هر لایه بلادرزنی ساعت از  $Rnw=0$  بود، در هر لایه بلادرزنی ساعت از  $Rnw=1$  بود.

```

module t2 (Io, Rnw, clk, ResetL);

```

```

  inout [7:0] Io;

```

```

  input clk, ResetL, Rnw;

```

```

  reg [7:0] Y;

```

```

  always @ (posedge clk)

```

```

    if (!ResetL)

```

```

      Y <= 0;

```

```

    else

```

```

      begin

```

```

        if (!Rnw)

```

```

          Y <= Io;

```

```

        else Y <= Y;

```

```

      end


```

این عبارت یعنی اگر منطقی که در هر لایه بلادرزنی ساعت از  $Rnw=0$  بود، در هر لایه بلادرزنی ساعت از  $Rnw=1$  بود.

```

endmodule


```



وقتی  $Rnw=0$  است به نظر از خارج داده‌های به ما می‌دهد و  $Rnw=1$  در این وقت.

وقتی  $Rnw=1$  است می‌خواهم از بیرون مقدار بخوانم و داده باید منطقی باشد.

8 بیت درام یعنی 8 بیت آدرس و 8 بیت داده



```
module sRam8( );
```

```
inout [7:0] Io;
```

```
input [2:0] Addr;
```

```
input {clk, Reset, Rnw};
```

```
reg [7:0] y1, y2, y3, y4, ..., y8; reg [7:0] y; [7:0] y;
```

```
always @(posedge clk)
```

```
if (Reset)
```

```
begin
```

```
y[0] <= 0; y[1] <= 0; ...
```

```
y[2] <= 0; ...
```

```
y[3] <= 0; ...
```

```
y[7] <= 0;
```

```
end
```

```
else
```

```
begin
```


```
if (!Rnw)
```

```
y[Addr] <= Io;
```

```
end
```

```
assign Io = (!Rnw) ? 8'bz : y[Addr];
```

و نونده آیم در هر جا است یعنی دارم آدرس می گیم پس کجا آدرس داریم  
 رادر طبقه ۲ شمایل  
 آدرس ذخیره کنیم



در واقع این Rnw میس می کنه کدام chip

Io داره می کنه. باین علت از رویه بازار رویه جدا و خردی جدا

استخلافی کنیم چون محدودیت پایه دارم.

این دستورهای توان اینستاگرام

```
if (Reset) begin
```

```
for (i=0, i<8)
```

```
i=i+1)
```


```
y[i] <= 0;
```

این خود سبب انحراف است.

توجه کن دستور for در اینجا زمانی استفاده می شود که سمت افزای ما بلا یکتا تکرار شود با for در مقادیر است. یعنی for در سبیل زمان انجام نمی خورد!

برای تعریف نام از کلمه دلیدی و integer استفاده کرد و ظهور سمت افزای ندارد و اندازه ای آن 32 بیت

شکل موج:




دوران کشف مقدار 142 را در کشفهای 1

دوران کشف مقدار ثابت 1


Save Add می شود

که در قبل 142 شده است



توجه کنید read استخوان است اما write سکون.

بهرمنظری در داخل always نمی توانی همبستگی نمی باید reg تعریف کنی




کدین 3 center سه تریج در فینال 1 باشد

```

module SC (o, clk, Reset);
    output [3:0] o;
    input clk, Reset;
    reg [3:0] o;
    always @ (posedge clk)
        if (Reset) o <= 0;
    else
        begin
            if (o == 9) o <= 0;
            else o <= o + 1;
        end
endmodule
    
```

endmodule



assign  $oc_1 = (Zn == 9) \&\& clk ? 1 : 0;$

assign  $oc_2 = (A == 9) \&\& (B == 9) \&\& clk ? 1 : 0;$

module counter (A, B, C, clk, Reset);

← always block

output [3:0] A, B, C;

input clk, Reset;

reg [3:0] A, B, C;

→ رست استرکون

always @ (posedge clk or posedge reset)

if (reset) begin  
 A <= 0;  
 B <= 0;  
 C <= 0;

end

else begin

if (A != 9)

A <= A + 1;

else if (B != 9) begin

B <= B + 1;

A <= 0;

end

else if (C != 9) begin

C <= C + 1;

B <= 0;

A <= 0;

end

end

endmodule

```
inout [2:0] A, B;
```

```
input C;
```

```
assign B = (!C) ? 8'b2 : A;
```

```
assign A = (C) ? 8'b2 : B;
```

```
assign B = (C) ? 8'b2 : A;
```

$A \rightarrow B$  و  $C=0$  اگر

$B \rightarrow A$  :  $C=1$

**NOTE!** سعی کنید clock جدید نسازید. یا روی clock عمل logic انجام ندهی. هرگاه احتیاج به چنین چیزی بود یک Enable باز دهید یا clock and کنید

میخواهم حالتی بالا را طراحی کنیم که خصوصیات آن قابل تغییر باشد:

```
'define W 32;
```


```
module mux(o, A, B, C);
```

```
output [W-1:0] O;
```

```
input [W-1:0] A, B;
```

```
assign o = (C) ? A : B;
```

```
endmodule
```



~~تعداد باغوش کردن تعریف در define و قابل تغییر بودن باغوش در تعریف~~

```
'define M 2
```

```
'define N 3
```


```
'define W 'M + 'N
```

```
module mult(o, A, B);
```

```
input [N-1:0] A;
```

```
input [M-1:0] B;
```

```
output [W-1:0] o;
```



! یعنی برای با حالت بالا دو حالتی بالا با دو عرض متفاوت انجام دهی  
 اگر بجای هر بار که برآورد صدامی کنی عرض متفاوت باشه یعنی در صدا کردن آن تغییر دهی  
 داریم:


```
module mux(o, A, B, C);
```

parameter w = 3;

```
output [w-1:0] o;
```

```
input [w-1:0] A, B;
```

```
module top...
```




اگر قسمت مقدار پارامتر را ننویسی همان مقدار تعریف شده در mux است.

# (w)

```
mux mymux2 (پورت);
```

```
defparam mymux2.w = 5;
```

Instance name



لونیز 4: می شیت register برای لند متیر depth

```
module SR (out, in, clk, register L);
```

```
parameter depth = 8;
```

```
output out;
```

```
input in, clk, reset;
```

```
reg [depth-1:0] r;
```

```
always @ (posedge clk or negedge reset)
```

```

if (!resetL)
    v <= 0;
else
    v <= { v[depth-2 : 0], In };
assign out = v[depth-1];
endmodule

```

نویسندگی از طریق صورتی که نوشته شده است

```

integer i;
always @ (posedge clk or negedge reset)
    if (!resetL)
        v <= 0;
    else begin
        for (i = 1; i < depth; i = i + 1)
            v[i] <= v[i-1];
        v[0] <= In; end
assign out = v[depth-1];
endmodule

```

← for i

آرایی و دوستی برنامه حاصلی از SR SRIn(out(), In(), clk(), resetL) است یا پارامترهای دوستی.

حال آرایی دوستی: SRIn(out(), In(), clk(), resetL) # (4)

آرایی دوستی پارامترها # (4, 5) → # (depth(4), w(7))

یادت بی آمد  
 اولی پارامتر و بعدی دوستی پارامتر

روش دوم این است که آدوی توای مثل عمل میدان و بعد بنویس:

SR SRIn ( , out ( ) و ( ) n ( ) ... )

param SRIn Depth = 4;

حال اسم لیستش آدی نداری

داخل بلوک begin می توای if و elseif داریم (و خارج آن نمی توای)  
end

begin

if ( cond1 ) act1;

elseif ( cond2 ) act2;

⋮

else

act f;

بهتر است: elseif آخری را تا خودش نتاری ننویسد.

end

ایجاب نمی توای با case بنویسی 8

Case ( variable )

z'bo0 : r <= 1;

z'bo1 : r <= 2;


default : r <= N;

آوردن بار اول شرط چند عمل قرار بدهی نام شود باید  
begin  
end

endcase

این Case در always باشد!

\* تک F-F طوای ننید : عرض F-F و تغییر است.





باهر لب بالا در دست است که wen

بود In و ردی F.F save کنه

باهر لب است که wen بود داده ای نه در F.F بود

در out رود.



$reg [w-1:0] [depth-1:0];$   
 $reg [D:0] wpnter \& rpointer;$   
 $reg [D:0] count;$  تعداد فیلتر که براساس این متغیر دارد.

Case ( { RdEn, WEn } )

$2'b 10 : count \leftarrow count - 1;$   $\begin{cases} \text{if } (!empty) \\ \text{count} \leftarrow count + 1; \end{cases}$  end  
 $2'b 01 : count \leftarrow count + 1;$   $\begin{cases} \text{if } (!full) \\ \text{count} \leftarrow count + 1; \end{cases}$  end  
 default : count  $\leftarrow$  count;

endcase

تفاوت  $\leftarrow$  و  $=$

اگر  $\leftarrow$  داشته باشیم به سه چیزی است در هر حالت بررسی می کنیم:

```
module SR (In, out, clk, reset);
```

```
reg a, b, c;
```

```
always @ (posedge clk) begin
```


```
  a <= In;
```

```
  b <= a;
```

```
  c <= b;
```

```
end
```

```
assign out = c;
```



آریتشده نوع به مختلفی:

nonblocking

$\leftarrow$  اجاز دستور بعدی را بلوک نمی کند، مقدار اول را نمونه برداری می کند و چند ثانیه بعد تخصیص می دهد.

یعنی در آن لحظه نمونه برداری می کند و بعد تخصیص می دهد به همین جهت آن نوع تخصیص نمی دهد.

اگر بجای  $\leftarrow$  از  $=$  استفاده کرده بودیم: تفاوت **blocking assignment**، از سنبل نمونه برداری


می کند و همان نوع تخصیص می دهد مدار به شکل زیر می آید:

علاوه بر این کاری انجام نمی دهد، معمولاً منظور  $\leftarrow$  است!



احتمالی که در بلوک begin هسته پشت سر هم انجام می شود  
end

ب بلوک می فهم داریم  
Park  
joan



این هم باشه که در حال TCP در انجام دره تکرار CPU گامها

پایه ساز سخت افزار TCP/IP است.  
hardware implementation

forall


که نیاز در always می آید

$a = \bar{a}_i$  این ها shr یعنی همراهم با هم انجام می ده  
 $b = a_i$   
 $c = b_i$

join

! بقوی ازها begin بدو دار = استفاده کنی ✓  
end


### حل تکلیف هفته 8



15 هر 4 سیل clk که سیل برابر 5MHz می شود. پس اگر  
 کانترا باشه که هر 5 تا خروجی 4 تا که کنترا  
 ساخته شود.

پس نگاه می کنیم نسبت 4 به سیل است نسبت می آید

$$\frac{20}{5} = 4 \frac{2}{2} = 2 - 1 = 1$$



تقسیم بر 2 به علت این است که هر 2 تا آن باید 1 تا شود! مثال  
 یک جیبی از مغز شکاری

module M (o, clk, reset);

output o;

input clk, reset;



parameter TH = 1;

reg [31:0] r;

reg o;

always @ (posedge clk)

if (reset) begin

```



r <= 0;
a <= 0;
end
else begin
  if (r == TH)
    r <= 0;
  else
    r <= r + 1;
  if (r == TH)
    a <= a;
  end
  assign o = a;
endmodule

```

با دیاگرام مداران برنامه در دسترس به  $th$  می توان  
 1.5 را تولید کرد.

مهم مهم مهم!

توجه کن که پریود پالس کمتر از ساعت است و آن هم می توان بود.




زنجیر مهم است که یکی از رجیسترها و دیگری 9 است

```


module D(Detect, clk, reset, Pulse)
  input pulse, clk, reset;
  output Detect;
  reg r1, r2;
  always @(posedge clk)
    if (reset) begin r1 <= 0;
                    end r2 <= 0;
    else begin
      r1 <= pulse;
      r2 <= r1;
    end
  assign detect = r1 & (~r2);
endmodule

```

گاهی مهم نیست که چه زمانی در وقت گذریه یا پس بدش. و ممکن است پالس در زمان  
 پلاژ steady state فیلد تکاپ آید. که این باعث نوسانی شود. یعنی حال که  $y_1$  و  $y_2$  نام آنرا قبلاً  
 پالس را در دستگاری این پدید می آید!




اگر از pass edge استفاده کنی باید خودی را به یک رجیستر دهی که با پالس حالت تغییر کند  
 pulse



تعداد توکلن که این عدد که می نویسی تو late می شوی

### ۱۷ ارسال عمل شمارش کنی



```
module Dist (Distance, DetectA, DetectB, clk, reset);
```

⋮

```
reg [31:0] Distances;
```

```
reg en;
```

```
always @ (posedge clk)
```

```
if (reset) begin en <= 0; distance <= 0; end
```

```
else begin
```

```
if (detectA || detectB) en <= ~en; 
```

```
if (en) Distance <= Distance + 1;
```

```
end
```

```
endmodule
```

در پس این ماچل و ماچل برنماز قلی به دربار صدائی


L=255

18

L=0

L=1

L=10



```
module pwm( o, L, clk, reset);
```

```
parameter TH = 254;
```

```
reg [7:0] counter;
```

```
always @ (posedge clk)
```


```
if (reset) counter <= 0;
```

```
else if (counter == th) counter <= 0;
```

```
else counter <= counter + 1;
```

```
assign o = (counter < L) ? 1 : 0;
```

```
endmodule
```



19 ماحولی کے لیے تیار کیے جانے والے بیٹے کی پالیسی

```
reg [27:0] counter;
```

```
always @ (posedge clk)
```

```
if (reset) counter <= 0;
```

```
else begin if (Hz) begin @ <= counter; counter <= 0;
```


```
end
```

```
else if (direct) counter <= counter + 1;
```

```
end
```

```
assign freq = 0;
```

test Bench (test Fixture)



در ActiveHDL Stimulator شکل موج ورودی می‌دهی و وقتی مانع بزرگ می‌شود تعداد پورت‌ها زیاد می‌شود و حالت‌ها هم شکل موج‌ها هم زیاد می‌شود. لذا نمی‌توان از این تکنیک مقدار تعیین کرد. برار عمل شکل یک مانع دیگری توهم تا آن شکل موج‌ها تولید کند و سپس هر دو با هم اجرای کنیم.

Reset در ویلاک عبارت **initial** وجود دارد که قابل synthesis نیست. (کمی از زیر آن نوشته)

```
initial begin
    fork
        a = 0;
    join
end
```

چون مقدار نوشته است و (A, B, C, out) module tester

output A, B, C;

input out;

**reg A, B, C;**

initial begin

A = 1;

B = 0;

C = 1;

end

endmodule

توهم کن که A, B, C رجیستر تعریف شده‌اند و توجه

کن که initial قابل سنتز نیست! بلکه فقط برای

مانع سنتز تعریف می‌شود

نیازی به <= نبود.

! اگر بخواهم در صفر مقدار داشته باشم و بعد از تأخیر 1ms مقدارش عوض شود. برای نوشتن چنین کاری

داریم:

# عدد  
میزان تا آخر

initial begin

A=1;  
B=0;  
C=1;  
#100  
A=0;  
B=1;  
C=0;

← قابل ستون نیست

end

initial begin

A=0;

#50

A=1;

#100.01

A=0;

#20

A=1;

end

برابر تعیین واحد میزان تا تغییر زمان باید مدل در طول

مشخص می کنیم. در مثال define قبل از ما جدول می آید:

timescale 1ns / 1ps  
← معمولاً 1ns است

برابر تعیین وقت

timescale 1.0ns/1ns

به طور default time scale (در activeHDL است) 1ps است

در تاپ ما جدول که تعریف کنیم همه scale می دهی.

ما جدولی تعریف کنیم که پالس ساخته شود.

'timescale 1ns/1ps

module clkGen (clk);

output clk;

reg clk; → جدول در جدول می آید

initial begin

clk = 0;

forever #20 clk = ~clk;      یعنی همیشه با تأخیر 20ns و toggle & clk  
 end  
 endmodule

initial begin  
 clk = 0;  
 end

always begin  
 #20 clk = ~clk  
 end

به نوع دوم ←  
 به هیچ event بستنی ندارد. توجه کن که بیجا تأخیری زمان طولانی بود. (این بلوک هر بار از اول تا آخر اجرا می شود)  
 این عبارت در همواره انجام می دهد.  
 این دو کد کاملاً هم ارزانه نمی توان  
 یعنی بهتر است از forever استفاده شود.

module A;  
 reg a, b, c;

initial begin fork  
 a = #3 2;  
 #1 a = 2;  
 #2 b = 3;  
 end join

فک کردن  
 چنانچه  
 مقدار در وقت است

Fork یعنی  
 join

1	2	3	5
a = 2	c = a c = 2	b = 2	
a = 2	b = 3 c = a		
	c = a a = 2	b = 2	

initial begin  
 #2 c = a;  
 end

این #2 یعنی در این لحظه c و نمونه برداری کن و بیا به  
 امتصاص 0.5

اول در دستور a انجام می شود کامل به مقدار طبعی می شود  
 حالت      a = #3 2;  
 #2 b = 3;

2	3
b = 3	a = 2

اگر #2 a = #3  
 # b = 3  
 یعنی بلوک می شود  
 دیده ای چیزی نه