


Scan in ✓

knob



وقتی Bus مشترک داریم


در هر لحظه فقط یکی از M_1 تا M_n به Bus درایو می کند که احتیاج به بافر سرعت داریم.

assign w = (c) ? 1 :

یعنی گاهی اوقات میخوایم $1'bz$: 0 ? (B)

از شرط ها بزرگتر نشو مدار به سمت high impedance می رود!

فرض کنید روتا chip داریم به هم متصل اند:




گاهی جهت از $F \rightarrow R$ ، گاهی $F \leftarrow R$. تا الان در مورد پورتی که هم ورودی باشه هم خروجی صحبت نکردیم.

* inout * برای تعریف هم ورودی هم خروجی

if $Rnw == 0 \Rightarrow 0 = 0xFF$ این باول کاریش این است:

if $Rnw == 1 \Rightarrow 0 = \text{high impedance}$



module t1(o, Rnw);

inout [7:0] o;

input Rnw;


assign o = (Rnw) ? 8'hFF : 8'bz;

end module

high impedance

این یعنی می بینیم با 8 بیت high impedance می کنیم.

در هر لحظه یا لااخر می‌توانیم $Rnw=0$ بود، داده‌ای را
 روی درگاه IO قرار دارد که بخواند و ذخیره کند.
 در هر لحظه می‌توانیم $Rnw=1$ بود داده‌ای که ذخیره کردیم
 را در خروجی قرار دهیم.



پس باید داخل ما جدول یک رجیستر تعریف کرده بتوانیم روی آن ذخیره کرد و سپس بازخوانی کرد.

```
module t2 (Io, Rnw, clk, ResetL);
```

```
input [7:0] Io;
```

```
input clk, ResetL, Rnw;
```

```
reg [7:0] Y;
```

```
always @ (posedge clk)
```

```
if (!ResetL)
```

```
Y <= 0;
```

```
else
```

```
begin
```


```
if (!Rnw)
```

```
Y <= Io;
```

```
else Y <= Y;
```

```
end
```


* assign $IO = (!Rnw) ? 8'bZ : Y;$ * این عبارت یعنی اگر مشکلی نداشته باشیم



وقتی $Rnw=0$ است یعنی از خارج داده‌ای به ما
 می‌دهد و IO درایونشود.

وقتی $Rnw=1$ است می‌خواهیم از بیرون مقدار بخوانیم و داده باید روی ما باشد.

8 بیت دارم یعنی 0 تا 255 با 8 بیت آدرس می‌کود.



SRAM8

```
module SRAM8(
```

```
    inout [7:0] Io;
```

```
    input [2:0] Addr;
```

```
    input clk, Reset, Rnw;
```

```
    reg [7:0] r1, r2, r3, r4, ..., r8;  // 8 رجیستر 8 بیتی
```

```
    always @(posedge clk)
```

```
        if (Reset)
```

```
            begin
```

```
                r1 <= 0;  // 0 تا 255
```

```
                r2 <= 0;  // به این طریق دسترسی داری.
```

```
                r3 <= 0;
```

```
                r4 <= 0;
```

```
            end
```

```
        else
```

```
            begin
```


```
                if (!Rnw)
```

```
                    r[Addr] <= Io;
```

```
            end
```

```
        assign Io = (!Rnw) ? 8'bz : r[Addr];
```

و نونده آخر در هر حالت یعنی داریم استی می‌کنیم پس کلاً 8 تا کلمه
دارد یعنی 2 تا کلمه
addr ذخیره می‌شود



در واقع این Rnw می‌تونه کلام chip

Io داره و کلامه. به این علت که در اینجا به از هر دو بیت جدا و جدا می‌کود

استفاده می‌کنیم چون محدودیت پایه داریم.

این دستور می‌تواند اینطور نوشته شود

```
if (Reset) begin
```

```
    for (i = 0; i < 8; i++)
```

```
        r[i] <= 0;
```


```
end
```

این خودست افزا است.

توجه کن دستور for در اینجا زمانی استفاده می‌شود که سمت افزای کلامه یک تکرار شود با for در مقادیر است. یعنی for در سیکل زمان انجام نمی‌شود!

برای تعریف نام از کلمه دیگری integer استفاده کرد و ظهور سمت افزای ندارد و اندازی آن 32 بیت

سُئِلَ مَوْجَعٌ :





در این محله مقدار ۱۴۲ رادر خانه ششامی^۱

در این محله مقدار فاضل ۱


Save Add

که در قبل ۱۴۹ شده است ۱۴۲



توبه یلینده read استلورن است اما write سلورن.

بہر معنوی در رافل always دستی خواهی هستداری لئی باید very تعریف لئی



لوئر 3 Center اسم رفقی در عینال ۱۰ بشمارد

```
module SC( o, clk, Reset);
```

```
output [3:0] 0;
```

```
input clk, reset;
```

वेद्यः ३

always ω (possession clk)


```
if (reset)  $\alpha = 0$ ;
```

else begin

$$f(0) = 9 \quad 0 < \theta$$

end else $0 \leq \alpha + 1$

Endmodule



assign oc₁ = (Zn == 9) && clk ? 0;

assign oc₂ = (A == 9) && (B == 9) && clk ? 1: 0;

module counter (A, B, C, clk, Reset);

← always block

output [3:0] A, B, C;

input clk, Reset;

reg [3:0] A, B, C;

→ رست استیکون

always @ (posedge clk or posedge reset)

if (reset) begin A <= 0;

B <= 0;

C <= 0;

end

else begin

if (A != 9)

A <= A + 1;

else if (B != 9) begin

A <= 0;

B <= B + 1;

A <= 0;

end

else if (C != 9)

begin

C <= C + 1

B <= 0;

A <= 0;

end

end

endmodule

```
input [7:0] A,B;
```

```
input C;
```

```
assign B = (!C) ? 8'bz : A;
```

```
assign A = (C) ? 8'bz : B;
```

```
assign B = (C) ? 8'bz : A;
```

اگر $C=0$ و $A \rightarrow B$

$B \rightarrow A$: $C=1$

NOTE! سعی کنید clk جدید نسازید. یاروی clk عمل logic انجام ندهی. هرگاه احتیاج به چین چیزی بود یک Enable باز دهید با clk و and کنید

میخواهم فالتی بلاک را طراحی کنم که خصوصیات آن قابل تغییر باشد:

```
'define W 32;
```


```
module mux(O,A,B,C);
```

```
output [W-1:0] O;
```

```
input [W-1:0] A,B;
```

```
assign O = (C) ? A : B;
```

```
endmodule
```



~~تغییرات درون تعریف define می توان با یک فالت یا یک فالت با عرض W یا یک فالت با عرض W~~

```
'define M 2
```

```
'define N 3
```


```
'define W 'M + 'N
```

```
module mult(O,A,B);
```

```
input ['N-1:0] A;
```

```
input ['M-1:0] B;
```

```
output ['W-1:0] O;
```



! یعنی برای با حالت بالا دو حالتی داریم با دو عرض متفاوت انجام دهی:
 اگر بجای مکرر به پورت داده صاف بوی عرض متفاوت باشد یعنی در صدا کردن آن تغییر دهی
 داریم:

module mux(o, A, B, C);

parameter W=3;

output [W-1:0] o;

input [W-1:0] A, B;

module top...

mux # (متغیر) mymux (A(), ...)

← اتصال پورت ← param ins ← پارت ← نام ماچول


اگر قسمت مقدار پارامتر را ننویسی همان مقدار تعریف شده در mux است.

(W)

mux mymux2 (پورت)

left param mymux2.W=5;

Instance name



لینز 4: می شیف register برای لینز dps

module SR(out, in, clk, register L);

parameter Depth=8;

output out;

Input in, clk, reset;

reg [Depth-1:0] r;

always @ (posedge clk or negedge reset)

```

if (!resetL)
    v <= 0;
else
    v <= { r[depth-2 : 0], In };
assign out = r[depth-1];
endmodule

```

نویسندگی از طریق منبرتا یکی بودن به اشتراک

```

integer i;
always @ (posedge clk or negedge reset)
    if (!resetL)
        v <= 0;
    else begin
        for (i = 1; i < depth; i = i + 1)
            v[i] <= r[i-1];
        v[0] <= In; end
assign out = r[depth-1];
endmodule

```

← for i

اینجا می‌خواستی برنامه‌های اصلی را در یک SR قرار دهی و اینها را به یک SR قرار دهی و به یک SR قرار دهی و به یک SR قرار دهی.

حال اگر بخواهی همین‌طور: SR # (4) SR In (out(), In(), clk(), resetL())

این ترتیب را قرار دهی: # (4, 5) → # (. depth (4), . w (7))

اینجا به ترتیب قرار دهی و به ترتیب اینها را قرار دهی و به ترتیب اینها را قرار دهی

روش دوم این است که آدوی توای مثل عمل میدان و بعد بنویس:

SR SRIn (, out () و ... n ())

leparam $\rightarrow$ SRIn $\bullet$ Depth = 4

حال اسم ایستنس آدی ندای

داخل بلوک begin می توای if و elseif داریم: (و خارج آن نمی توای)
end

begin

if (cond1) act1;

elseif (cond2) act2;

...

else

act f;

end

بهتر است elseif آخر باشد تا خودش متاری
نیزد.

ایجاب می توای با case بنویسی 8

Case (variable)

2'b00 : r <= 1;

2'b01 : r <= 2;


default : r <= N;

endcase

آدوی از این شرط همیشه عمل قرار و ایام شود باید
begin
end

این Case در always باشد!

* تک F-F طوای لید: عرض F-F و تغییر است.





بافر لیدر بالاردنر است که wen

بود In و ری F.F save کند

بافر لیدر است که wen بود داده ای که در F.F بود

در out رود.



$reg [w-1:0] [depth-1:0];$
 $reg [depth:0] wpointer \& rpointer;$
 $reg [depth:0] count;$ و تعداد فضا که باقی مانده است
 و نگه می دارد

Case ({ RdEn, WEn })

$2'b 10 : count \leftarrow count - 1;$ $\xrightarrow{\text{if full}}$ begin if (!empty) $count \leftarrow count + 1;$ end

$2'b 01 : count \leftarrow count + 1;$ $\xrightarrow{\text{if empty}}$ begin if (!full) $count \leftarrow count + 1;$ end

default : $count \leftarrow count;$

endcase

تفاوت $\leftarrow$ و $=$

آریتب shv داشته باشد به سببی است در حالت بررسی می کنیم:

module SR (In, out, clk, reset);

var a, b, c;

always @ (posedge clk) begin


a ← In;

b ← a;

c ← b;

end

assign out = c;



آریتبشتر نوع به سببی:


nonblocking $\leftarrow$ اجازت ستوربندی بلوک نمی کند، مقدار اول نمونه برداری آن و چند ثانیه بعد تخصیص پیدا

می کند در آن دوره نمونه برداری می کند و بعد تخصیص می دهد به همین جهت نوع تخصیص نمی دهد.

آریتبچال $\leftarrow$ از = استفاده کرده بودیم: تفاوت مساوی blocking assignment، از سبب نوع برداری


می کند و همان نوع تخصیص می دهد مدار به شکل زیر می آید:

علا طه کاری انجام نمی دهد به محض شروع منظرهون $\leftarrow$ است!



احالی که در بلوک begin هسته پشت سرهم انجام می شود
end

یک بلوک سیم هم داریم
Perk
joan



این هم باشه که در حال TCP با انجام همه کارهای CPU گاهی گاهی

باید ساز سخت افزار TCP/IP است.
hardware implementation

forall


که نیاز داریم همیشه

اینها $\alpha = i_n$ shr یعنی همه با هم انجام می ده
 $b = \alpha_i$
 $c = b_i$

join

! بقدری ازها begin بدوای دار = (استفاده کنی) ✓
end


حل تکلیف هفته 8



(5) هر 4 سیکل clk یک سیکل 5MHz می شود. پس اگر
کانتور داشته که هر 5 تا خروجی ها نات کند کیپالی
ساختنی شود.

پس نگاه می کنیم نسبت به سیکل است نسبت می گیریم

$$\frac{20}{5} = 4 \div 2 = 2 - 1 = 1$$



تقسیم بر 2 به علت این است که هر 2 تای آن باید نات شود! مثال
که چون اصفرد شکاری

module M (o, clk, reset);

output o;

input clk, reset;



parameter TH = 1;

reg [31:0] r;

reg a;

always @ (posedge clk)

if (reset) begin


```

r <= 0;
a <= 0;
end
else begin
    if (r == TH)
        r <= 0;
    else
        r <= r + 1;
    if (r == TH)
        a <= a;
    end
    assign o = a;
endmodule


```

با دیاگرام بالا برنامه مقدار r را به TH می توان
1.5 را تولید کرد.

مهم مهم مهم!
6. توجه کن که پریود پالس کمتر از ساعت است و آن هم می توان بود.



این هم است که یکی از ریزسسته ها و دیگری 9 است



```

module D(Detect, clk, reset, Pulse)

```

```

    input pulse, clk, reset;

```

```

    output Detect;

```

```

    reg r1, r2;

```

```

    always @(posedge clk)

```

```

        if (reset) begin r1 <= 0;

```

```

            end r2 <= 0;

```

```

        else begin

```

```

            r1 <= pulse;

```

```

            r2 <= r1;

```

```

        end

```

```

        assign detect = r1 & (~r2)


```

```


    endmodule

```

گاهی هم نیست که چرا درست کند یا به پاس بدش. ممکن است پاس در زمان
 پلاژ steady state فلیپ فلاپ آید، که این باعث نوسانی شود. یعنی حال که y_1 و y_2 داریم اگر قبلاً
 پاس را ردیستور کنیم این پدیده رخ نمی‌دهد!




اگر از passedge pulse استفاده کنیم باید خودی را به یک رجیستری که با پاس حالت می‌گیرد



نمی‌توانیم که این عدد که می‌نویس تو late می‌شود.

۱۷ ارمثال عمل شمارش کنی



```
module Dist (Distance, DetectA, DetectB, clk, reset);
```

```
;
```

```
reg [31:0] Distances;
```

```
reg en;
```

```
always @ (posedge clk)
```

```
if (reset) begin en <= 0; distance <= 0; end
```

```
else begin
```

```
if (detectA || detectB) en <= ~en; 
```

برای گذاشتن فلش به فلش
 است!

```
if (en) Distance <= Distance + 1;
```

```
end
```

```
endmodule
```

در پس این ماژول و ماژول برنامل قبلی به دایر صدایک.


$L=255$

(8)

$L=0$

$L=1$

$L=10$



```
module pwm( o, L, clk, reset);
```

```
parameter TH = 254;
```

```
reg [7:0] counter;
```

```
always @ (posedge clk)
```


```
if (reset) counter <= 0;
```

```
else if (counter == th) counter <= 0;
```

```
else counter <= counter + 1;
```

```
assign o = (counter < L) ? 1 : 0;
```

```
endmodule
```



19 معبلی که هر 1 ثانیه بیت جدیدی را می‌دهد.

```
reg [27:0] counter;
```

```
always @ (posedge clk)
```

```
if (reset) counter <= 0;
```

```
else begin if (Hz) begin o <= counter;
```

```
counter <= 0;
```


```
end
```

```
else if (direct) counter <= counter + 1;
```

```
end
```

```
assign freq = 0;
```

test Bench (test Fixture)



در ActiveHDL Stimulator شکل موج ورودی می‌دهی و وقتی مانع بزرگ می‌شود تعداد پورت‌ها زیاد می‌شود و حالت‌های شکل موج‌ها و ورودی زیاد می‌شود. لذا نمی‌توان از این تکنیک مقدار تعیین کردن برار عمل شکل یک مانع دیگری توهم تا آن شکل موج‌ها تولید کند و سپس هر دو با هم اجرای کنیم.

✓ **Reset** در ویلاک عبارت **initial** وجود دارد که قابل Synthesis نیست. (کی از زیر آن نوشته می‌شود) اول ایل انجام می‌دهد.

```
initial begin
    a = 0;
end
fork
    join
```

module tester (A, B, C, out) چون مقدار نرفته است و

output A, B, C;

input out;

reg A, B, C;

initial begin

A = 1;

B = 0;

C = 1;

end

endmodule

توهم کن که A, B, C رجیستر معرفی شده‌اند و توجه

کن که initial قابل سنتز نیست! بلکه فقط برای مانع سنتز معرفی می‌شود.

نیازی به <= نبود.

⚠ اگر بخواهم در صفر مقدار داشته باشم و بعد از تأخیر 1 ns مقدارش عوض شود. برای نوشتن چنین کاری

داریم:

عدد
میان تا آخر

initial begin

A=1;

B=0;

C=1;

#100 ← قابل سترو نیست

A=0;

B=1;

C=0;

end

initial begin

A=0;

#50

A=1;

#100.01

A=0;

#20

A=1;

end

برابر تعیین واحد تغییرات تأثیر زمان باید داخل بدوالات
مشخص می کنیم. در مثال define قبل از فاجول می آید:

timescale 1ns / 1ps ← معیلاً 1ns است

برابر تعیین وقت

timescale 1.0ns/1ns

به طور default time به اندازه 1ps است (در ActiveHDL scale)

در تاپ فاجول که تعریف کنی همه به یک scale می رسی.

عاجولی تعریف کنیم که پالس ساختگیه کنه.

'timescale 1ns/1ps

module clkgen (clk);

output clk;

reg clk;

initial begin

clk = 0;

یعنی در پالس متناوب
می گذرد.

forever #20 clk = ~clk; toggle & clk 20ns یعنی همیشه با تأخیر 20ns

end

endmodule

initial begin

clk = 0;

end

always

begin

#20 clk = ~clk

end

به هیچ event بستنی ندارد. توجه کن که چپا تأخیری زمان اجرای دارد. (این بلوک هر بار از اول تا آخر اجرا می شود)

این عبارت در همواره انجام می دهد

این دو کد کاملاً هم ارزاند. می توان

یعنی بهتر است از forever استفاده شود.

module A;

reg a, b, c;

initial begin

a = #3 2;

c = x; #1 a = 2;

چون

#2 b = 3;

end join

initial begin

#2 c = a;

end

endmodule

1	2	3	5
a = 2	c = a c = 2	b = 2	
a = 2	b = 3 c = a		
	c = a a = 2	b = 2	

Fork
join

اگر #2 a = یعنی در این لحظه a نمونه برداری کن و بیا به

انتصاب 0x

در حالت اول در کشور a انجام می شود کامل به مقدار طبعی می شود

a = #3 2;
#2 b = 3;

2	3
b = 3	a = 2

یعنی بلوک می شود و به اجرا می رود

اگر #2 a =

b = 3