

26

1675

input In;

input start

 $\gamma_{cy} \quad \gamma_j$

```
if (!reset) begin
```

$$Y \in \mathbb{R}^3$$
$$cvt \leq 20;$$

end

else begin

if (start) begin

$r \leftarrow 1; \text{out} \leftarrow a; \text{end}$

else begin

if (!In && r)

out $\leq$ out + 1;

$$v \ll I_n$$

end



(6)

بیت 10...ns = 100ps

50ns

$$\frac{10000}{50} = 200 \text{ cycle}$$

یعنی اگر 200kHz تغییر نکرد در تایم میمانیم

ZSE وقتی block core می‌ذاریم در FPGA در کدشما FPGA است و از اشیاء قابل تغییر

th

assign counterth = 1 << (20 - bit location - 1);

اداره Core

می‌توانیم امروز core تولید کرد و آن را تغییر دادیم

Run Coregen

برای Coregen

در اصل به صورت JAR

File new project, family: FPGA نوع

Device: xc3a400

package: pg...

Design Entry → verilog

Flow → ZSE

Simulation → Behavior

در Lab : Advance : apply, ok

memory & storage: درجین که این core ها بسیار پیچیده ترند.

Block memory → در فایر FPGA
distributed → از ترکیب اینها است

Component name: نام

یک پورت دارد و دو تا پورت: دو تا سیگنال آدرس دارد و دو تا پورت داده دارد. پورت داده دو پورت دارد.

این کارها با HDL می توان کرد. → هر دو سیگنال دارد: ram & dual port

next

سیگنال عرض فایده مشخص می کنیم. می توان 16 - 16 بیت نوشت و 8 بیت بخواند.

A = 32 bit
B = 8 bit } در این حالت Bus هر کدام 8 بیت است

آنها را در یک پورت می خوانیم و هم می خوانیم و هم می نویسند. مشخص می کنیم که اولی که اولی است first

next

memory-initialization = 1

این بخشی که در FPGA بلای می آید و می تواند در حافظه باشد. بار بار این فایل می خوانیم

MEMORY-INITIALIZATION-RADIX = 16

VECTOR = بین مقایسه کامپیوتری

abc < dcf



این فایل در core directory قرار می گیرد.

load .bit file

پس در فایل ذخیره

fill ram: بار بار مشخص کردن ram حافظه است

سپس generate ment

- یک فایل ipelf تمام اطلاعات مربوط به این core در آن است.
- یک فایل (vcs) برای استفاده از core دانی است اطلاعات داده شده به copy و delete می کند.
- مای که design مستر شده در آن است $\Rightarrow$ در coregen format: age است.

در دریاک: در این "design" باید clock.

```
module coretest (in, clkIn, out, clkout, resetL);
```

```
input [31:0] in;
```

```
input clkIn;
```

```
output [31:0] out;
```

```
input clkout, resetL;
```

سپس که core را است که در صورت نیاز به مور مناسب در سیلی کنی.

اگر می‌خواهیم در هر 4 سیل یک بار داده را بخوانیم $\Rightarrow$ باید به 4 سیل یک بار باید we را فعال کرد:

```
reg [7:0] incvnter; reg [4:0] inadr;
```

```
always @ (posedge clkIn)
```

```
if (reset) incvnter <= 0; inadr <= 0; end
```

```
else begin
```

```
incvnter <= incvnter + 1; if (incvnter == 3) inadr <= inadr + 1;
```

```
end
```

$\Rightarrow$ we (inadr == 3) we (inadr == 3) $\Rightarrow$ we (inadr == 3)

و این سیل inadr به we در سیلی که

در این باورت B می‌خواهی بدیم $\Rightarrow$ 0 تا 1 یعنی از سی استفاده می‌شود. چون که

در نداری دقیقاً به اندازه می‌کنیم $\rightarrow$

برای بادر که به ما نوشته اند با clock کار کرده و در این مورد استفاده شود.

و چون در بادر داخل می‌کنی در این می‌کنی.

برای شبیه سازی: `linter` می سازیم

```
reg [31:0] In;
```

```
reg clkIn, clkOut, resetL;
```

```
// reset:
```

```
initial begin
```

```
    In = 0;
```

```
    resetL = 0;
```

```
    # 100 resetL = 1;
```

```
end
```

```
// clkOut
```

```
initial begin
```

```
    clkOut = 0;
```

```
Forever #25 clkOut = ~ clkOut;
```

```
end
```

→ `rewrite` نوشتن در جای درست
درمانی خواهیم

```
always @ (posedge clkIn)
```

```
    In = In + 1;
```

```
endmodule
```

به `top`:

```
module top
```

```
    wire clkIn, clkOut, resetL;
```

```
    wire [31:0] In;
```

```
    wire [1:0] Out;
```

```
    coretest_c_tester ins (In(In), clkIn(clkIn), Out(Out), clkOut(resetL), resetL(resetL));
```

بازگردن سیستم = File / chane directory /

work

log .. hdl

sim top

نمایند ^{File} در این نوع core به سیستم بازگردانیم.
درخواست پروژه یک فایل را داریم. باید در این یک پروژه است و این است

فایل جدید در فایل در $\rightarrow$ در Rider $\rightarrow$ verilog در source در xilinx: فایل
core های هستند که باید به پروژه اضافه کنیم.
با اضافه کردن این فایلها به فیلدر پروژه

log ... / xilinx / * . v - work xilinx

در RUN میزنیم = compile
این روش کار میکنه

xilinx - L work top

run 3000

سیس بازگردن را انجام میدیم

File / new / ... choose

add file core.v $\rightarrow$ RUN

باید این فایل در فایل به اضافه کرد.

می بینیم نقطه فایل را می بیند. سیستم این که

در synthesis این را می بیند

تایم دستور دارد.

سیس فایل را می بیند.

پایان کار = ISE
 file new project / آدرس / input design file
 آدرس
 finish

Implement سپس

کنیم error می دهیم

باید فایل ngc به فایل ed که تولید شده است اضافه کنیم

به core سخته شده

از آن core که در قلم دوباره استفاده می کنیم

memory initialization = mif
 فایل که مقادیر اولیه در خود نگه می دارد، که محتوای هر فایل است. coe

این فایل جزو بارشدهای است که در هنگام آن می خواند.

آنرا به فایل به فایل شبیه سازی اضافه می کنیم

Run to P - L xilinx

در این حالت به تیروی ردیف شدن بازی شود، اما

run ins

در این حالت چون mif نیست، در سیستم نمی تواند فایل را باز کند

در صورتی می دهیم

برای حل این مشکل باید فایل mif در فولدر شبیه سازی باید اضافه شود

برای دوباره شبیه سازی = restart
 کردن

در سخته simplify: فایل EDF فقط برای فایل آخر تولید می کند

برای حل مشکل block box یک سری دستورالعمل که بالا هم نیست

پایان کار = ISE و کپی ngc و EDF در فولدر Imp

الان شبیه سازی post route simulation داریم: **نکته** Generate post route simulation وجود دارد.

این تریپل تک عاملی و دایکات جدید تولید می کند که از دسترس design می سازد. که در آن primary element به صورت عاملی صادر شود و آنها را خودش به هم وصل می کند. در این حالت به

Simulation عمل به عمل اینها را می توانیم که با پسوند **SDF** standard delay format است. که شامل تأخیرهاست.

و $\# 1 \text{ reset} = 1$ و $\# (2 \text{ تا } 1) \text{ reset} = 1$
 min delay $\rightarrow$ $\# 1 \text{ reset} = 1$ $\rightarrow$ $\# (2 \text{ تا } 1) \text{ reset} = 1$
 max delay $\rightarrow$ $\# 1 \text{ reset} = 1$ $\rightarrow$ $\# (2 \text{ تا } 1) \text{ reset} = 1$
 typical delay

وجود این شیوه تأخیر به علت آن است که به شدت وابسته به زمان حالت با mode کار کرده تا مطمئن شویم. برابر مطمئن شدن از سرعت تأخیر درست بین می تواند است.

initial \$SDF - annotate (

در این فایل

task است که تأخیرها را از دسترس SDF خوانده و در کنار اعمال می کند.

دوباره به فیلدهای پستی post sim و با جایگزین داریم =

rtl work لایه ری جی کاریم

rtl log

فایل های SDF و دایکات در post sim باز می کنیم

در این حالت دوباره باید فصل compile می کنیم.

باید در این حالت باید فصل قسمت های PDBA را می سازیم.

پارامترهای کار داخل فیلد Z86 ، داخل verify و source

simprimis را می گذاریم داخل فیلد پورتی داریم.

rtl simprimis فصل در داخل simprimis

rtl log - /simprimis / *.v - work simprimis

حاصل می شود لایه ری جی کاریم

vsim top -L simprimis

در این حالت طبق داریم: وقتی bitstream در ریزم اول مقایسه اول FF نقش شروع خروجی ما را از highamp خارج کند. در نوع سینال داریم: golobnt. و Isocal FPGA و از H.A. خارج کند. مترادف: gbl

تنها جایی که در دسترس & compile می آید
risim top & simpling gbl

برای تنظیم clk <= user constraint
timing constraint


تعیین نلاب

با نوشتن برنامه نلاب تعیین می کنیم implements کردن:

imp / place and route / Edit FPGA /

این پایه به پاور IBUFF است. <= پاور است فقط → پایه FPGA در پاور PAD: پاور است.

توسط پایه پاور یعنی به FPGA می رود.
از این پایه در FPGA بعضی می شود: 1. شکل حالت صاف نیست



در پینالی که قرار است یکی از FF در این پایه با BUF6 وصل باشد. لایه ها که شامل clk است لایه ها می دارد. و این باعث سرعت بالا رفتن می شود.

مواضع مشخص شود که با clk خاصی کار کند timing constraint:

1. clk domain

2. input

2. output


با $impl$ کردن در $console$ $clk = 10$ تعادتی رخ می‌دهد که ما خواسته‌ایم و آنچه که clk $\Rightarrow$ $design$ FF لازم است! آن + پشته می‌تواند انجام دهد باید یعنی $design$ ابزار دارد.

حال برای $input$: طوری طراحی شود که از ورودی گرفتن چه قدر طول بکشد. همین کار را هم با $output$ هم می‌کنیم پس از FF تا $output$ چه قدر طول بکشد.

$external\ clock\ to\ pad$: $offset\ out$ = زمان که طول می‌کشد clk از ورودی تا خروجی.
بررسی.




فامیل لبس بالا روند از clk تا اولین شین $output$:
این عدد را بزرگتر از پرپور FF می‌باید نوشت. یا بزرگتر یا کمتر بلند.



$external\ setup\ time\ (offset\ in)$

از پایین $PPGA$ تا لبس بلا بعد شین clk که FF قرار است بآنها کار کند.
این مقدار نصف مقدار پرپور بلند.

معمولاً $setup\ time$ ، $input$ کم و $output$ زیاد است.
کم تاخیر آن شامل net و از آن مهم‌تر تاخیر غازی خروجی است.



حالت سبک ترین محرک FF


اگر net و clk خروجی تاخیر داشته باشد یعنی همزمان رخ نمی‌دهد و بدی شود.

در واقع صیر صاف نیست چون می توانیم تا آنجا که می شود هم زمان به clk بنویسیم.

رنگر Delet در FPGA Editor $\Rightarrow$ تأخیر clk تا دستور FF می بینیم

تفاوت زمان در آن clk به FF $\rightarrow$ $1, 0, 35$ تاخیری
موجود است می رسد.

- پایدی به مدار تا آن کاری که هیچ ریسی به $offset$ و $offset$ ندارد.




در این شکل

از روی t_p ساختنی شکل $\rightarrow$ max frequency

بالایی بالا رفته های که دوری به

FF اول می رسد و باید تأخیری روی out قرار دهیم تا تأخیری


به FF دوم می رسد و این FF تاخیری دارد روی خروجی
می گذارد.



$$\Rightarrow \text{min period} = t_d + t_p + t_s \quad \text{min period} = t_p + t_d + t_s$$

حداقل زمان قبل از لبه بالا روندهای به FF می رسد

لازم است دارد در این جا valid شده باشد. (stable)




$$\text{min offset in} = t_{in} + t_s$$

باید حداقل این مقدار را

قبل در ورودی به پردازش باشیم و تغییرش ندیم.

لبه ی بالایی که به FF می رسد




clk ورودی FPGA

$$\text{min offset in} = t_s + t_{d_{in}} - t_{clk}$$

حالتی که Reference می باشد

offset out = $t_d + t_{out}$ نسبت به clk در FF دارد می شود.




$$\text{offset out} = t_d + t_{clk} + t_{out}$$

چند وقت بعد از این که در پی FF به FF $t_h = holdtime \approx 0$ دارد
دوره اقی مانند FF به درستی آن را $capture$ کند.



$$t_{\text{net}} = .5 \text{ ns}, \quad t_{s_{\text{SiM}}} = 3 \text{ ns}, \quad t_{s_{\text{fF0Gn}}} = 2 \text{ ns}$$

$\min_{\text{period}} = 2n_s + 0.5 + 3n_s = 5f_{\text{ns}} \sim 1.6 \text{ pBA}, \text{ stat Jeff} \sim 0.6 \text{ pBA} \text{ يعني } t_{\text{clk pBA}} = t_{\text{clk statm}}$




$$\leftarrow \frac{t_{\text{DRAM}}}{\text{clk}} = \frac{1}{\text{clk}}, \quad t_{\text{clk}} = \frac{1}{f_{\text{FPGA}}}$$

$$2 + 5 + 3 + t_{\text{infoga}} - t_{\text{elhsam}}$$

$$r = \frac{t}{\text{diam}} \neq t_{\text{CH}_{\text{FAG}}}$$

حل مسبقا $t = t$
 $\frac{dh}{dt} = \frac{dh_{PBA}}{dt}$



کرومیتل
ایلاتور

ff = ان اوله في رسمه.

۱۴۰۲/۰۵/۰۵

न. ३४४ न. १६

بازداشتن (مان) تا عصر

Wave combination = phase combination

می‌کند. تابع‌های ck داخل P_{PCA} با k درجه‌ای است.


همزمان شود.

imp / place and route / analyze
 اگر در tools و FPGA editor run در هر پنجره analyze روی link کلیک کنیم
 می رود در FPGA
Carry chain عریضه ها جایگاه های عریضه ها


Carry chain $\rightarrow$ سلسلہ حملہ

انتقال: clk_a هم فاز clk_b در برابر clk_n / فرکانس clk_{nr} = هم فاز هم فرکانس هم فاز

در روش برای Program کردن هست = 1: Pr_{em} 2. $\frac{1}{\text{کلی}} \times \text{کل پرسواست}$
 $\downarrow$
 $x \in P^4$



ماہنامہ سائنس و فائنس ماہنامہ:



$$t_d + t_{min} + t_{max_p} + t_s = 3 + 1 + 3 + 2,1 = 8,2 \text{ ns}$$


مهمی نه بالزیم تأخیر دارد می شود Critical Path

این تأثیر بافر کمالات بود و هیچ تغییری نمی‌کرد.

sq clk =

حال اس کے لئے net پر دیکھو یہ اس کے لئے ہے

بهترین design آن است که هزینه کم انجام دهند. اگر تکیه از کار 3 ns به قبل از FF1 می‌کنیم بهتر بود! این قبل از سینتیزور انجام می‌دهد. این بلوک و بلوک اینجا




این طرح خوب است

Retiming عملی نه سینتیزور می‌کند تا هزینه کم تأخیر ایجاد شود.

نتیجه یکی یک است اما تابع function & post سینتیزور متفاوت است!

clk را تأخیر می‌دهد است



* CLKDLL


کلت استفاده از بلوک تأخیر روی درخت سیگنال ایجاد شود. زیاده.

اگر clk اصلی با clk تأخیر یافته نباشد، نبود تأخیر اضافی که تا باید سیگنال منتظر بماند (از تأخیر است) و در یک صورت نظری شود. باز شدن

به این امکان که تأخیر اجباری Delay locked loop. گفته می‌شود. این امکان دارد تا تأخیرهای نامی هم انجام می‌دهد.


اگر clk اصلی از 20 تا 50 MHz FPGA کار کند.

این حالت برای تأخیر بیناگون بد است.



اگر از سر بلوک به پایه دمل شود هم بد است چون تأخیر باید به علت بافری بسیار بد است!

کاربرد دیگر clockDLL و یعنی هم لایه بلاروندگاه
FPGA دارد نشان هم کارته.



با این فیدبک لایه بلاروندی
پایه خروجی FPGA و لایه بلاروندی
در درون FPGA بیان شده

* هم افزار ISE : بارش این clockDLL :

```
module counter(clk, reset, out);
    input clk, reset;
    output
    reg [2:0] r;
    always @ (posedge clk)
        if (reset) r <= 0;
        else r <= r + 1;
    assign out = r[2];
endmodule
```

با سترکین و Imp کردن

مال تک rightclk کردن روی پروژه تک test fixture و ساری دیتای که
کدام برنامه های خاصی test کنی. که خودش کنی از برنامه نوشته است.

در بالای پروژه دیتا Imp و sim دارد باقیاب sim و کن

Behavior . post root simulation : sim simulator

$$h\nu = \phi + K.E$$

wire clktoDLL, clktoBufG, myclk;

بہار افسانہ نویس cdkDLL


```
IBUFEB input clockinc(.I(clk),.o(clktoOll))
```

DCM: $\text{PCMZnS}(\cdot\text{clhin}(\text{clhtcDL}), \text{clhs}(\text{clhtcBv\#c}), \text{clhFB}(\text{myclh}))$

```
Bvfg Bvfgins(, i(cht.Bvfg), o(mychl));
```

میں نے ہر گز کبھی اس سے *myself* always

بالداشتن این ch_{alt} و ch_{alt} کلمات می یابند، پر یو در تغییر می یابند. تا آخر در دردی
اندازی یابند!



فردانش هم شادان و روی = ck^2x

تعمیم لیسز فرما

میزب در $\frac{m}{n}$ است که m و n با هم نسبی باشند.

فرکانس ω ارتباطی به Feed ندارد، اما ω_0 و ω_{∞}

ω_{∞} همیشه با این فریک دارد.

برای ایجاد فاز و شیب می توان از CH_2CH_2 استفاده کرد. طرز نوشتن: $\text{CH}_2\text{CH}_2 = 0.008$


کونسل

Phasor timing $\angle \phi$

پرائس لوں

2. آخر Offset or

ArfC 3



* انبند سیستم = سیستم‌های یک منبع تغذیه هستند. مهم‌ترین بابت این سیستم CPU است. برای پیاده کردن CPU:

همان طور که قبلاً گفته شد، است دو نوع CPU هستند: 1. از لحاظ نوع FPGA انتخاب شود: نرم 2. خوراک CPU هست: سخت.

1. picroBlaze : 8 بیت، ~~software~~ core

سخت‌نوع CPU تعریفی xilinx ساخته: 2. microBlaze : 32 بیت، soft core

3. powerPC : 32 بیت، hard core

دو نوع اول به در صورتی که پیاده‌سازی کرد.

نوع سوم در این FPGA قابلیت‌ها می‌شود.


Virtex-II pro

Virtex-4 fx

Virtex-5, 6 fx

برای پیاده‌سازی دو نوع core آخر انتخاب به Embedded است. EDK = development kit

میکرو کنترلر Altera = NIOS II 32bit نرم‌افزار است. می‌توان به کمک آن از این CPU ها می‌توان لینوکس را بالا آورد.



در هر 60 اسلایس استفاده می‌کنند.

که 16 رجیستر 8 بیتی و 64 بیت ~~فیلتر~~ برای ذخیره‌ی داده.

دستور test = دور جیسٹر and می لے اور عزیمت set zero flag . اگر تکرار ایما شود
 بود دوباره set می شود و تکرار میی . تغییر روی رجیستر نمی ده

در Read and write هر دو سیل عمل انجام می شود

write strobe = وقتی بخواند بررسی بلد دارد . Read وقتی بخواند در خروجی save کند

باید از سایت xilinx باید Download کرد

باید در فایدر HDL ، فایل را هم Add کرد

this is unsimble و توضیح

1. output port 1 constant توی تکرار

start شروع برنامه

load 30,000 مقارنه در reg load 30

loop1:

output 30, output - Port 1 مقارنه در reg output

ADD 30,01 $30 + 1$

Compare 30,05 اگر برابر باشد Flag Z

jump Z, loop1-cont اگر set شود

→ if (Z) → loop1-cont
 else → loop1

jump loop1

loop1-cont:

load 30,000

jump loop1

با save کردن این برنامه در Folder asm ، فایل های اسمبلی را ذخیره کردیم که پسوند .asm
 است

نمایی دستی سازد و سیالک می سازد، با بار کردن TSE و ساعت پروژکتی میسازد.
 add source : 1 kpc در فلدر HDL داشتیم. و بعد که ساخته شده.
 فل با بار کردن می نویسیم که ساخته شده.


```
module top (clk, reset, out);
    input clk, reset;
    output [7:0] out; // 8 bit output
    reg [7:0] out;
```

my code, ساعت می نویسیم و تابعه pic-blaze می نویسیم.

```
always @ (
    if reset out <= 0;
    elseif (writestrobe && partIDat)
        out <= outpart;
```


tester را هم می نویسیم!

لوگیک: فالوینگ برپود؟



$$t_d = 2ns, t_{delay} = 3$$

دفعه اولی که درمیان $\frac{3}{4}T$ است.



$$\frac{1}{4}T \geq 10ns \rightarrow T \geq 40ns$$


$$\leftarrow 3 + 5 + 2 = 10ns$$

دفعه اولی که درمیان

$$\frac{3}{4} T > 35 ns \rightarrow T > 46$$

$$\leftarrow 3s + 2 + 3 = 35 ns \leftarrow \text{دو فلیپ فلاپ دوم}$$

$$\Rightarrow T = 46 ns$$



برای ساخت Block memory باید معادله نوشت با پسم که به یک استیل به نام heap m می ریم
که در Block memory می ریزد.

در این حالت آدرس Address bus دارد

با port ID مشخص می کنیم کدام بخش logic می خواهیم و به ترتیب
وقتی میزنی روی output هست write strobe ۱ می کنیم

با چه دستوری write strobe ۱ می کنیم؟ $port ID = 01$ $\Rightarrow output = 01$
write strobe به مدت ۲ سیکل ۱ است.

$output = 05$ $\Rightarrow port ID = 05$
 $output = 05$
write strobe = 1

از دستوری read strobe، input $\Rightarrow port ID = 01$ $\Rightarrow input = 01$
آنجایی که input است روی ۱ می ریزد و دستوری شود
و read strobe ۱ می شود.

بعد از read strobe می توانیم کنیم.

وقتی interrupt رخ می دهد به آدرس آدرس می ریزد.

$\Rightarrow$
 $\text{return } I$
 $\text{jump } I, R$

interruptack را می بینیم که بگوید من interrupt مشاهده کردم
که در دستور interrupt enable و disable مهم است که میانی کند.

پتانسیل portID:

تغییر است که نیاز به In1: In2 به In2 نیاز In1
assign in-port = (port id = 2)? In1: In2
در دستور اصلی
همین پورت را انتخاب کنی.

جوابی

constant input-port 9, 09 → assign in-port = (port id = 2)? in1:

start

input s2, input-port 9 سبب این تگ (port id = 3)? in2:

load s5, 05

In3 از بیرون

(port id = 4)? in3: 0

load s6, 01

می بیند در s2
تغییر می کند

ADD s6, s5

SUB s1, 0

ماتریس
جمع
s6
تغییر
s1

compare s2, 00

→ در این تگ اگر In3 مناسبت حاصل جمع

jump 2, some-where

بیرون آمدن In3 فاصله حاصل تفریق

3 رقم

output s1, output-port

jump end

some-where

output s6, output-port

constant output-port 5, 05

برای آنکه هر دو در خروجی برسیم

start output s6, output 5

output s1, output 15

در درون

if (writetob) begin

if (port id == 01)

out = output

هر دستور بیرون بیاورد 2 میکل است

if (port id == 05)


out2 = output

اولی می کند

Microblaze

* Embedded System

powerpc → IBM



اگر یک پیک برد یا port ID مشخص
 داریم که به کمک یک پیک برد می توانیم

در انتقال داده transaction شامل Read

Master = مشخص کننده transaction و initiate می کند از یک Read شروع

در اینجا Master با CPU است

system on a chip ⇒ SOC
 programmable

BUS در SOC

سرعت BUS در هر یک از آن حالت integer است

تعداد BUS که روی هر یک است فایده Buffer بر می خیزد که قرار است کار انجام دهند

چون مشکل routing داریم اما در FPGA ما mux داریم که مشخص می کند که کار کند و منابع
 routing زیادی داریم

در FPGA چون Buffer فایده می خود سرستار بالاتر است


همچنین در BUS در FPGA زیاد است و محدودیت ندارد اما روی برد اینگونه نیست که
 این به علت مشکل داشتن محدودیت routing است

تنها یک شرکت BUS SOC ارائه کرده اند

ماتر core connect به نام IBM است.

با نام Advanced micro. Bus Architecture: AMBA نامی است ARM
 نام شرکت philips است. یعنی یک company که تولید کرده و می‌تواند به نام
 دیگر شرکت‌ها نیز استفاده می‌کند.

wish bone است نامی آن open source است، برای همین هم می‌توانی
 که مثلاً UART و دیگر چیزها را به واسطه wishbone می‌توانی از آدرس
 interface
 زیر ترتیب
www.opencores.org



یک ارتباط یک به یک بین peripheral و FPGA controller است.
 در این حالت سرعت و عملکرد انتقال داده با یکدیگر متفاوت است مثلاً بین CPU و SDRAM
 زیاد است.

پس دو نوع BUS داریم که یکی بین آنها که rate کم دارند و یکی بین آنها که rate زیاد دارند.
 پس یک Bridge داریم که این BUS که rate کم دارند به BUS که rate بالا متصل شوند.

Bridge در واقع یک slave برای pLB است و یک master برای opB است.

xilinx platform ~~system~~ studio

Base system builder wizard → Base System

سیستم مورد نیاز برای


آر ام بی ام mp mc نه فایده است چرا که از P1B وصل می شود است چون P1B مقدار اختیار
مقابل می باشد و سریع عمل می کند.

تغییر در یک مقابل به این زیر طراحی کنیم:

valid هر داده
16 Bits
30 MHz


115200 bps

داده ها به یکدیگر
و در یک پورت
می آید
Rate 115200
در این
پورت داده ای از این
پورت می آید اما در
کتاب Rate 102400
است



حالت خوب آن بوده که clock منبسط با Data داشته باشد مثل DDR SRAM در معماری این design

Source synchronous Data




یعنی هر یک از وقتی valid 1 است

Data عوض می شود

اگر مثلاً با سیگنال فرکانس فرستنده نمونه برداری نمی باشد transient داریم حال با داشتن قانون
می توان مثلاً بگوییم با این برای که valid 1 بود و در هر دو می بینیم capture valid کن

یا مثلاً با اولین لایه یا لایه‌های دیگر $1 = \text{initial}$ بود یا اولین لایه یا لایه‌های دیگر Capture کنیم.


فرمانی جدیدی آن است که داده‌های Capture شده بی Save کنی و بعد از آن rate کنی.



چون حافظه‌ای write و read داریم، Block memory می‌تواند به دو روش کار کند.

Single Port و Dual Port

در حالت write و read به یک پورت نیاز است. write pointer و read pointer از یک جایی می‌آیند.



نوشتن counter و full و empty . اگر حافظه پر شود full می‌شود و اگر خالی شود empty می‌شود.

همه چیز برای clock و data و write و read است. Asynchronous Pifo و Synchronous Pifo .

پس اگر full می‌شود overwrite نمی‌شود و این می‌شود.

HDL designer → طراحی دیجیتال با استفاده از HDL

طراحی ما از بالا به پایین است:

بسیار شبیه به Active HDL است.

این هم ابزار حرفه‌ای برای design است.

new project / system design

طراحی سیستم

system

سیستم

سپری بر روی برد دیجیتال و طراحی بقیه. کد با Backdiagram است.

finish

file / add / existing file / kepsm / verilog / kepsm.v
uart.v
-tr

حال با Drag کردن به یک پورت و یک فایل می‌توانیم.

طراحی file <= شل پورت به ایل طراحی می‌توانیم. حال code می‌توانیم.

module myfifo (Datain, wen, full, Dataout, Rden, empty, Datacount, reset);
↓
وقتی است که Datain است و در Rden می‌توانیم.

parameter f.fwidth = 8;

parameter f.fdepth = 256;

parameter ADDRwidth = 8; → 256/8 = 32 bit

input [f.fwidth-1:0] Datain;

input clk, reset; wen;

output full;

output [f.fwidth-1:0] Dataout;

input Rden;

output empty;

output [ADDRwidth-1:0] Datacount;

حال با اجرای coregen، یک nonport می‌توانیم.

این فیلتر می‌تواند با فیلتر کردن coregen.

core gen : file
projectoption / spart3 / verilog /



→ memories - Block memory Generator / Dualport vram / Generate

فایل ها در Folder که ساخته شده باز کنید و روce باز کنید و آن قسمت از

فایل دیگر نوشتن است به پردهای فونکشنال

addrb $\cup$ addrb = address

reg [Addrwidth-1:0] writepointer, readpointer;

when $\text{dataout} \neq \text{dataout}$, $\text{clk} \rightarrow \text{clk}$, clkb , clka
↳ when && (!full)

reg [Addrwidth-1:0] Datacount;

always @ (posedge clk or posedge reset)

if (reset) begin

writepointer <= 0; readpointer <= 0;

else begin

if (when && (!full))

writepointer <= writepointer + 1;

~~end~~

if (when && (!empty))

readpointer <= readpointer + 1;

end

always @ (posedge clk or posedge reset)

if (reset)

Datacount <= 0;

else begin

if (when && (!full)) Datacount <= Datacount + 1;

elseif (Rden && (!empty))

Datacount <= Datacount - 1;

else

اینجا
در
رابطه
است

دری Pifo برای


همیشه از always استفاده کرد زیرا در این صورت و 1:0؟ $(DataCount = 256)$ $crossing_full =$ (یعنی خط قرمز)
یک سیگنال بعد full شناسایی کرد و پس یک داده $crossing_empty = (DataCount = 0) ? 1: 0$ و 1:0؟
از دست درآیم در واقع به full با مشکل مواجه شدیم $DataCount$ تغییر کند
endmodule

نوشتن:

Cable Connect = یک Bnce مبتنی بر powerpc است است و قابل نصب است DCR و PLB

* ادامه در بلاک قبلی:

در اینجا همواره از بلاک معدومی می توانی استفاده واد روی خودی هست رایجی توانی که قدرت readpointer است در تاثیر می تواند باندازه به خط قرمز متصل است!



این حالت نسبتاً برای wen مهم و دره!

اما همواره write برای همواره read داریم!

$readpointer \leftarrow readenable$ فرکانس $readpointer$ است یعنی ریزر
فکلی! پس احتیاج به خود سیگنال readen نیست که به
ف.ا.ا. برود.

متغیر DataCount تولید کننده empty و full هستند اگر هم wen و هم wenkan به
باید در واقع DataCount هیچ تغییری نمی کند. لذا باید این را بنویسیم:

else begin

if (wen && (!full) & rdcm && (!empty))

DataCount = DataCount

elseif (wen && (!full))

DataCount = DataCount + 1


elseif (rdcm && (!empty))

DataCount = DataCount - 1

else

DataCount = DataCount


آنر بسیار design از always استفاده می‌کند



اینجایی که Pull باید به
یک شکل عقب‌نشینی

در این اتفاق برای empty می‌افتد.

ارامی design & add کردن ویدلای Add component my life



برای نوشتن code capture

! بهترین کار استفاده از سین شل مدج است: استفاده از ابزار timing designer

نیست که نباید در سین شل به خودی خود
آنر یکی دو بار همان R به دست
داده می‌شود به نور
we capture now;
assign capture now = (valid) && (validR) && (!captureR) && (!captureRR);
reg validR, captureR, captureRR;
always @ (posedge clk)

if (Reset) begin

validR = 0;

captureR = 0;

captureRR = 0;

else begin


validR <= valid;

Capture <= Capture.new

CaptureERR <= CaptureR;

end

آرکیز با استاندارد 16 بیت و 256 بیت در Stack قرار دارد



در FPGA می توان مثلاً حافظه در دو پورت با هم قرار داد


داخل FPGA کافی نیست! باید RAM به دروازه کنیم در این حالت

تست read می کنی یا write! می توانی نوشت!

شرکت های که در طبقه تولید می کنند: cypress و micron

micron, nymix, Samsung = Dram

intel, toshiba = Flash



یک pointer اختصاصی به موقع read و موقع write می ده.

بازارتی فاجه

reg [8:0] datacount; reg [7:0] stackpointer;

always @(posedge clk or negedge reset)

if (reset) datacount <= 0; stackpointer <= 0;

else begin

if (wen && (!full)) begin

if (rden && (!empty)) stackpointer <= stackpointer;

datacount <= datacount + 1;

else datacount <= datacount + 1;

end

elseif (rden && (!empty)) stackpointer <= stackpointer + 1;

datacount <= datacount - 1;

else datacount <= datacount;

end

(datacount[8])


assign full = (datacount == 256)?1:0;

assign empty = (datacount == 0)?1:0;

(!datacount)


(datacount)

در صورتی که



addrb = stackpointer - 1;

addra = stackpoint;



اینکه به عنوان یک کد و با دو بار کپی می‌شود و دوباره خوانده می‌شود
 با اولین بار که `valid == 1` بود از `IDLE` به `capture` می‌رود و در این حالت `capture` می‌شود
 با اولین بار که `valid` می‌شود این عمل تکرار می‌شود که `valid` می‌شود.

این حالتی باشد که در این کد می‌بینیم `capture` و `datacount` به یکدیگر
 دو بار است و وقت دارد.