


1. always ← HDL ← always

2. state ← next state

3. next state ← current state

FSM لکھنے کا طریقہ



'define idle 2'b00;

'define s1 2'b01;

'define s2 2'b10;

'define s3 2'b11;

module

next state      current state  
wire [1:0] ns;    reg [1:0] s;

assign ns = (s == 'idle) && In1 ? 's1 :

((s == 'idle) ? 'idle :

((s == 's1) && In2) ? 's2 :

((s == 's1) && In3) ? 's3 ;

پہلے define لکھنے سے پہلے تعریفی لکھنا

(s == 's1') ? 'idle' :

(s == 's2' && In1) ? 's3' :

(s == 's2')

⋮

} state to  
output

always @ (posedge clk or posedge reset)

if (reset) begin s <= 'idle'; out <= 0; end

else begin

s <= ns;

case (s)

'idle : if (In1) out <= 1; else out <= 2;

's1 : begin

if (In2) out <= 1;

else if (In3) out <= 4;

else out <= 5;

end

's2 :


⋮

↳ state to  
output

endcase

end

clkmanager



assign datain = (muncontrol) ? Dataout[15:8] : Dat [16] ← mux


حال این مدول وقتی که Rden Fifo و writebuffer, muncontrol و بارها می کشد  
 empty و writefull و بارها می کشد

empty or !Bufferfull →

Rden == 0  
 mun control == 0  
 writebuffer == 0


state diagram  
 idle: empty, writefull, Rden, uart  
 اینها می کشد

اینها می کشد  
 Rden, writefull, empty, uart




این مدول وقتی که Rden و writefull و empty می کشد

این مدول وقتی که Rden و writefull و empty می کشد



اینها می کشد  
 Rden, writefull, empty, uart

\* که می‌خواهیم ساعت clk مناسب برای ورودی‌ها فراهم کنیم یعنی توزیع clk می‌دانیم



wire clk0;

wire clk0toBufB;

INL => Speedbrake

wire clk0toDCM => clvcc; wire clkfn0toBufB; reg resetr, resetrv, dummyload;

IBufB IBufBIns (.I (clk), .o (clktoDCM))

DCM DCMIns (.clkIn (clktoDCM), .clkFn (clkfn0toBufB) <sup>Simplims</sup> از تو Simplims به ی تو ای <sub>Report</sub> بی بی و بی بی)

.clk o (clktoBufB)

.clkFB (clk0);

clk  
FeedBack

lock (clk) <sup>به clk</sup> <sup>در دسترس</sup> <sup>است</sup> <sup>valid</sup> <sup>is</sup> <sup>locked</sup>;

defparam DCMIns.clkfn - DivIDE = 5;

defparam DCMIns.clkfn - multiply = 18;  $\frac{25 \times 18}{5} = 90$

BufB BufBIns (.I (clkfn0toBufB), .o (clk));

always @ (posedge clk)

begin ~~reset~~

resetR <= reset;

resetRR <= resetR;

end

assign reset = resetrv;

ببین در  
باز کردن  
reset

این resetin به نام A  
مطابق نام می‌تواند  
شود! آنکه نی‌شود  
این resetin به نام A  
مطابق نام می‌تواند  
شود! آنکه نی‌شود

وجود Simplims folder، پارامترها مشخص


نی‌شود به سبب مشکل در نام در

always @ (posedge clk)

dummyload <= ~ dummyload;

نظم clock در کنترل تولید در 3-MMR و 6-MMR <sup>۷</sup> ~~۶~~ <sup>۸</sup> ~~۷~~


\* تبدیل state machine




کلک لب سبیل ۱ تا ۲

و بعد صفر یعنی تا ۱۶ در ۲ یعنی


سؤال 2: توابعال فی آیه!



فقط با تأخیر من از  
FPGA است.




سؤال 3: دو stack 8 بیتی سازی و نام بنذار.



سؤال 4: این کیل برنامهاست:

```
assign w1 = B > A;
assign w2 = C > B;
wire picinput;
G1:7
```

```
assign picinput = ({w2, w1});
```



برنامه پردازش تصویر

Start :

Input  $S_0, 00$ ; از آدرس به عنوان ورودی

Compare  $S_0, 03$ ; اگر  $w_1 w_2 = 3$  بود

JMP Z

Z output 255, 00