کد HDL ← سه ← always ← 1. از روی state الان next state بیدا

2. تو state مربوطه.

3. current state ، next state رو برابر.

لمور یلاک معادل FSM لاتین سیه:



بجای ۱، ۲، ۳ کلمه چن تعریف کنید.

```
`define idle 2'b00;
`define S1   2'b01;
`define S2   2'b10;
`define S3   2'b11;
module
  :
  :
wire [1:0] nS;   reg [1:0] S;
assign nS = ( (S=='idle) && In1) ? 'S1 :
            ((S=='idle)) ? Idel :
            ((S=='S1) && In2) ? S2 :
            ((S=='S1) && In3) ? S3 :
```

nextstate currentstate

(s == 's1') ? 'idel :

(s == 's2' && In1) ? 's3 :

(s == 's2) :

:

} State ها بنویس

always @(posedge clk or posedge reset)

if (reset) begin s<='idel ; out<=0; end

else begin

s<=ns;

Case (s:)

'idle : if(In1) out<=1; else out<=2;

's1 : begin

if(In2) out<=1;

else if(In3) out<=4;

else out<=5;

end

's2 :

: به State های بعدی برو

endCase

end





assign datain = (muxcontrol) ? Datacout[15:8] : Dat[7:0] ← mux کد وریلاگ

حال باید ماجولی تولید کنی که Rden fifo ها بیاریم و writebuffer، muxcontrol، و بایدپول کنی که Fifo خالی نباشه و باید تشخیص بده که uart full نباشه



با دبل کلیک روی ماجول state diagram باز میشه:

idle: به fifo و uart نگاه میکنه که emty و full نباشه

اینجا میاد:

توی این حالت ملطئن شدیم Buffer ful و Ralf ful استفاده نمیشود.

چون همزمان نوشتنم باید وقت کنی که اینجا فایه Rden ها رو 1 کنی.

منظورم از Rden اولین داده‌ای که آمده است روی خروجی است، وقتی Rden برقرار است داده‌ی بعدی قرار میگیره، این داده‌ها پشت سر هم میاد.



* کلاک مربوط به ساختن clk مناسب برای ورودی با فرکانس بیشتر از clk کیلاتور:




```
wire clko;
wire clko to BufG;
IN2 => Spartan6
wire clkto DCM, clkfx; wire clkfx to BufG; reg resetr, resetrr, dummyload;
IBufG IBufGIns (.I (Iclk), .O(clkto DCM))
DCM DCMIns (.clkIn(clkto Dcm), .clkfx(clkfx to BufG)
            .clk0(clko to BufG)
            .clkFB(clko));
                clk FeedBack
.locked());
def param DcmIns.clkfx_DIVIDE =5;
def param DcmIns.clkfx_multiply=18;
BufG BufGIns (.I (clkfx to BufG), .O(clk));
always @(posedge clk)
  begin if(reset
    resetR <= reset;
    resetRR <= resetR;
  end
assign reset =resetrr;
always @ (posedge clko)
    dummyload <= ~dummyload;
```

سیگنالی که نشان می‌دهد clk valid است

سیمپریمز Simprims

ارور Synthesis می‌توان Report بینی و بیاری

بین ۲ تا reset باید فرق باشد → اینکه دقیقا چند تا معلوم نیست ولی حداقل ۲ تا باشد تا synchronize با clk انجام شود!

بعد از نوشتن reset

وجود Simprims folder پارامترها مشخص می‌کنیم → چیزی متغیر نیست در کدها

نیاز به کلاک تولید کرده، در Virtex II ۳۰۰MHz و ۶۰۰MHz

* تکمیل state machine:



RdEn یک سیگنال ۱ کلاکی طول
و بعد صفر می‌شود تا ۱۵ تا صبر کند برای

سؤال 2: توضیح دهید!



تمام ورودی ها باید قبل از fpga ثبت شوند.



سؤال 3: یک stack 8 بیتی پیاده سازی و شبیه سازی کنید.



سؤال 4: این کد برنامه را توضیح دهید:

```
assign w1 = B > A;
assign w2 = C > B;
wire [8:7] picoinput
```




```
assign picoinput = {w2, w1};
```

برنامه picoblaze :

Start :

Input S_0 , 00 ; از آدرس 00 بخوان و توی S_0 بنویس

Compare S_0 , 03 ; $W_1 W_2 = 3$ آیا هردو 1 بود.

JMP Z

Z output S_5 , 00