

حرکت سرمهده ای - سازن قادر - ۲ - navigation : گفت میان مخفی، متابعه بخواری (AMU)، ۳ - پردازش مخصوصی را مخفی

حرکت سرمهده دارم :

- هگام رجاسن ارزین : سازن قادر

۲ - هگام حملت درخواست : navigation

۳ - هگام مرجد در حدف : پردازش تصویر برای تحقیق هدف .



حال این سرمهده chip طائمه باشم در میان از عرض شور (سرمهده) ... پردازش (کامپیوتر صفحه علوی زیاد در فضای زیر زمین) خواهم داشت .

### Intertial Measurement Unit

: IMU



جهت و داشتن زمین و شتاب بخطاب را در هر چهار رسانشی رعد .

در این سازی بد کاری ندارد / پردازشی بین صاری سسور های IMU می پوشد و هر قدر حرکتی کند در طایفه ای می توان ثبت کرد .

\* کلپی ترکیب Honey walls، magnetometers

مثال - گرنده سلول زمین .

در این سلول زمین تعداد زیادی سازه ای که اور دارم / حال از ترکیب A/D سریع را نشان بایشم می توان سرگاس میکنند / دیجیتال سرمهده پردازش ها را به صورت دیجیتال انجام دار . و سازه ای که نیزه تبدیل به سیگنال می شود .





بايد بآرخ الای نویز رداری سیم در اطلاعات را از زیر نهشیم.

٤٠٠ MHz - ٤٠٠ MHz

DVB-S 9 - 11 GHz 1.0 - 2.0 GHz معايير مدد طاقه تور

دقتیه کاره فته سند طازی هر خونه باید افکر بر ما هستم ایام شود.

$$10 \times 100 M = 1000 M \quad \text{هزار مگا هرتز}$$

Pentium 4 → max f: 1.5 GHz

اگر پیسوم ۴، اسماه کیم بین زیاری از تو ان بدلارشی اکن هر ف عالیات FIR می شود.

لایدیک صد سدم در توی اکن بیهوده مدت داشت نه ایندیک دیدیک اسماه کیم.

خنی خوبی سند اسماهی سیم در صیغه شامل اسماه ریزی راهنمایی سیم در تباشم FIR را بخت افزاری پیاده کنیم.

مثال - قرار است سیم داشته باشم که کان دیال دیجیتی باید و کنترل سیم دیجیت خواهیم داشتم در طول کانل خانه ای، دیجیت را کسی بیند و کنترل را ننمیم)

أنواع Video کانل:

Video - Composit


Super - Video : S-video

Component Video

کلر سیم و Audio روی کل سیم جعلی شود

دو تایی است بینت کن بخراست نر کانل فر را بخط کشیده ایم. کمال ریزی از نر خواهی شود.

روز سیم انت (Red - Blue - Green)




کم صد خام با مرگی های زیری خواهیم.

اقدارهای بیندیش خوب

۲- از تمام چیزهایی که در دنیا، آن اتفاق نیافریده خواهد شده باشیم.

۳- خودت معتبر

۴- برنامه مردمی طراحت خود را خود خواهیم.



FPGA نویز را با این عالم نیست خامی باند کاری نیزها رای ترکیم بحرانی است و بخواه دری کان تراوردهیم. شلایی ترکیم کثیر را طوری تضمین نموده بود ۱۰۰Mbps، بیندیش نسخه معمولی دارد. ... تقویت می شود. دستی ترکیم بر نامه از این عرض نمی شود.

آرخیویم چیز سازیم دی - fab دسترسی سازیم از FPGA اسماهی نیم.

سکاپور، چین، کانادا، آلمان، مکونگوری ساخت سلینون طاریند. کمربندی سازگار

تغیر ساخت سلینون: تایوان

30\$ 50\$ 150\$

4\$ 20\$ 150\$

با بین از در سایه از این fab این دسته براحتی تکمیل شدیم.

DVB-S 9-11

Box 100 M

Pentium 4 →

وزارت اطلاعات  
کمیته امنیت ملی  
جمهوری اسلامی ایران

جهت انتشاری می باشد

و عرضی در طبل اجنب

Video - Component

Super-video

Component video

جای خود



جلسه نهم

Password: saeed

## FPGA: Field Programmable Gate Array

Gate Array  
می‌تواند مدارهای مخصوصی را در صورت نیاز از خود تولید کند.

: PGA

قابل برنامه‌ریزی بر صورت دلخواهی باشدی توان connection ها را بر صورت دلخواه بسازه ریزی کرد.

, Field

می‌تواند دستگاه در کان بعل خارجی را اتصالی کنند.

در خود محل قابل برنامه‌ریزی است سی‌پی‌جی تکنولوژی خاصی برای پروتکل‌های متناظر این کنترلرها داشتند.  
تغییرات خاصی نداشتم.

Lab On a chip:

لرزشی طاری دریافت نموده است. و مسائل آزمایشی مانند اسپریز در تقاضای خود در مردم اگرچه شدید قدر نداشتند.


FPLAIC

حیثی دو کنایی انجام دانش های مشابهی را داشته باشد در محل تابع بسازی باشد.

System On a Chip:



## Full Adder:



مکرریش طایع این اندکه شما می‌توانید را بگوییم دکتر زاره فرم افزار صورت یافته داشتم و آن فرم افزار برای حاکم FPGAs مسأله را تولید نمی‌کند. اما زیرین روش ساخت دوستگاه نیز است و در فتح اسماطل از این دلایل می‌مرد.

حال اپنے نرم افزار دلیلہ میں دیا جو شیڈ میں دینی سائی کو یہ Full Adder کی خواصیں سمجھ دیں گے اور اس کے لئے دینی لانس رایا کر لے گا

نرم افزاری د  
با عرض پاسخ  
رحلاتی رہائشی میں رامضان رامضان  
پاکستان کی سلسلہ را کرنا پسند

آخرین نرم افزار را در این شرکت باشیم، کامپیوچن مدار را در صفحه نمایم و نرم افزار خود را مدار را باید کنند و دلایل این حالت نمایند.

Password:

## FPGA: Field Programmable Gate Array

دستی کور

وزارت نیازهای اولیه  
سازمان اسناد و کتابخانه ملی  
جمهوری اسلامی ایران

مکالمہ در معاشرہ


## Lab On

FLOAT:

## System

معرض نسخه کو ایمی FPGAs را که برای تحریر زندگانی تبدیل کنیم.

باید سیستم کشاورزی این کشور را با نام ملک علیری دارو؟



## باب دیرینی نرم افزار هدایتی و خودکاری



مدداری خواهیم کرد: خردمندی امنیت در حضرت مسیح امدادور ندیده می‌شود.

فرم افزایی درام مفهوم Syntax خاصی رای میدارد.

ساری می خواهیم که حملت شد و هر چند با ارادت نداشت خود را خوشی کنی زاده شود.

module 8bit Counter (input clk, output [7:0] out);

always @(Posedge clk)  
out  $\leftarrow$  out + 1;

end module.

هر کجا دیدار را تو صورت نگیریم OK است. معنی برای ترجمه نیز می‌باشد syntax های سازمانی در جو دارد.

زبان مخفی، نوچینی زبان Verilog

دارد: مانند VHDL system a، درای همچنان زیابها نرم افزاری دستور در اردی محولات آن

نیاز با دستورات مارکی خورد.

الگون نرم افزار هوشمند در صیغه را به کامپیوئن کنی تبدیل کند Synthesizer ی باشد.

تصویر Verilog

VHDL

System C

synthesis → gate

در مرحله synthesis، تصویر مدار به آرایی کنترل ها تبدیل می شود.

یعنی تکنیکی بازیابی عکس درست را تصویر کرده فنازدی هوشمند وجود دارد که آن را به صورت تکنیکی از کمینه تبدیل کند. در حالی این کامپیوئن از محدودان آن طراحی کی نسبت به صورت شناختی ( تکنیکی ترا مت ) بینهایت زیاد است.

بنابراین این

تصویر تکنیکی بازیابان C:

SC - MODULE (counter) {

SC - in - CLK clock;

SC - out < SC - uint < 4 > out;                    uint: unsigned int

SC - uint < 4 > count;

Void inc - counter () { count = count + 1 ; }

SC - CTR (Counter) {

class Constructor

SC - METHOD (inc - counter);

Sensitive << clock . pos : >> ;

}

وزارت تعاونی شرکت تعاونی دوستی ایران  
۱۹۷۰ تا ۱۹۷۵

clk ↑

Out X

module 8bit

always

end module


نیاز دارد.

نمی تواند

در در حدود

ساختار اصلی و طراحی FPGA:

اگر درس ریاضی که حاضر ۱۶ بیانی باشد در درس درست خود ریاضی داشته باشیم می توانیم بد نایاب سطحی ۴ سعیره رایی ملک می باشیم یا کن می بارند که در ؟




$$F(A_-, A_1, A_2, A_3)$$

جی A و B، علایم مدار فوتو پایه دار خارج از اندیشم همچ غریب نیست. خودم در هر دو حالت یکی است.


در صورتی که مستقرهای زیادی را شناسید بایستی می‌تراندم از تالیف مکالمه این سازه استم.

در ماتریس FPGA همچنین دخوبوندزدرا ایجاد در خود را در مجموعه‌ای کامپیوچری باشد و مکالمه بینی حفظی  
بسیار آسان و خود را به طوری که هر در میان چند حافظه لغزانه را سازان بر هم مرتب کرد.





باگریفون، می توان همراه ترکیبی دیدن حافظه را ساده سازی کرد. برای این در میان فایلیت پیاره سازی  
بریده ترکیبی را داشته باشیم به آن گفته DFF اسازه دیگر.




- ۱- باشد حافظه را بگیر
- ۲- سیال کسری سایی ملکه را بین نیم
- ۳- یمندی داخل FPGA

اطلاعاتی که در آن دارد در FPGA بقیه تابعیت دخواه خود را داشته باشیم باشد.

حافظه SRAM می باشد و با منشی هر قیمت، اطلاعات کانزاری می باشد.


راحت FPGA را برای دسترسی فوری داشتیم.





ایمپلیکیشن های اینتربراودنی مرد

بعضی از اعمال هسته های زیاده کاری مرد، مثل ضرب بردن، جمع بردن، up look (سیداره های) . طراحان FPGA داں خاطر بگیری که از آنها می توانند استفاده کنند. راه آن اطمینانی کرد.



می توان این را تبدیل به دستور زیر نمود:  $D = A + B$  و  $Q = \overline{D} + A \cdot \overline{Q}$  در این صورت سرعت تراویث می تواند بزرگ شود.

### جلسه سیم

آنچه برای ما اهمیت دارد: رابط سریال پالت

در FPGA عای طراحی های سازنده ای داشتیم که این روشی کجیم


$$A \oplus B = C$$

می توان این روشی را برای تبدیل کرد

که همواره `module` شروع با `end module` خلاص می شود.



آخر دستور؟ دریم عبارت end module



module myxor (A,B,C)

input A;

input B;

output C;

XOR  $\oplus$  (A,B,C)  
این نویسید

endmodule

حال مدار XOR را تعریف کنیم  
ساده هرگاهان که اینم بدهیم برای اینکه کنیم برای اینکه اینم

A, B را مصلی نماید پورتی در دردی XOR و C را مصلی نماید پورتی خروجی XOR.

التبیهی تذکر از عبارت XOR نویسید نه از عبارت XOR (A,B,C) در دردی صابی عبارت XOR نویسید


assign C = A ^ B;

این

هر وقتی که عبارت ترکیبی را میان کنیم از کلمه "assign" استفاده کنیم.

Example:

mytest





module mytest ( $O$ ,  $A$ ,  $B$ ,  $C$ );

Output  $O$ ;


Input  $A$ ,  $B$ ,  $C$ ;

assign  $O = (B \& C) | (\sim A)$ ;

end module.

مثال دلخواهی تواند همگرای صدای بردشی توان حینه مازل را که طراحی کرد و بعد از آنرا تکمیل کرد در  
مازل نیز نظر ساخت.

Example:



اولین XOR دوستی و سپهانی XOR بایانی می‌نمایم.

module myXor2 ( $A$ ,  $B$ ,  $C$ );

Output [ $1:\phi$ ]  $C$ ;

Input [ $1:\phi$ ]  $A$ ,  $B$ ;

\* اول عدد مرکز

\* وقتی بخواهیم مازل را در پی مازل نیز صدای نزنیم

به آن بگوییم دوستی

مازل عجیب

myXor Inst1 (.A(A[0]), .B(B[0]), .C(C[0]))

myXor Inst2 (.A(A[1]), .B(B[1]), .C(C[1]))

کام سیندل دستی همانی شود.

end module

module myxor ( $A$ ,  $B$ ,  $C$ )

.A  $\leftarrow$  B  $\downarrow$  C



## Example:

```
module my_Xor4 (In1, In2, Out);
```

```
input [3:0] In1, In2;
```

النحوت عبارت می‌شود از مجموع مدخلاتی که در مجموع ۴ باینری است.

```
output [3:0] out;
```

خواستم این را ترمیم کنم.

```
my_Xor2 Ins1 (.A (In1[1:0]),
```

```
.B (In2[1:0]),
```

```
.C (Out[1:0]));
```

```
myXor2 Ins2 (.A (In1[3:2]), .B (In2[3:2]),
```

```
.C (out[3:2]));
```

```
end module
```

## Example:

برای این مثال زیر عمل نموده:

```
module myXor2(A,B,C);
```

```
output [1:0] C;
```

```
input [1:0] A,B;
```

```
assign C = A^B;
```

```
endmodule
```

: Top module

که در کسی که اصلاح شده درجا می‌شود module myXor2

module

Output

input

assign

end module

Example:

A 7

B 4

module

Output


input

Done logic

myXor2 Ins1

myXor2 Ins2

end module



: assign  
اعلای درگاهان کی تکن خیلی اصلت مدارهای ترکی را توأمین کرد.

Example:

module Mult4 (In1, In2,out);  
input [3:0] In1, In2;  
output [7:0] out;  
assign out = In1 \* In2;  
endmodule

صرکسته ۴ بیتی

Example:

module Adder4 (In1, In2, Out, C);

output [3:0] Out;

output C;

input [3:0] In1, In2;

Wire [4:0] w;

assign w = In1 + In2;

جمع ۴ بیتی

هر چهاری در میان نهادهای دو بیتی است.

پیمایه ۵ بیتی در فرازترین


نکات زیرا  $W = \text{In1} + \text{In2}$ ,  $C = \text{Out}$



```


assign C = w[4];
assign out = w[3:$];
end module

```



فرض کنید در تابعی داشته باشیم و خواهیم کرد راهم ترتیب کنیم که بسیار بسیر سازم .  
اگرچه این مقدار هم داشته باشیم و یک نویشت ویرایشی داشت  $assign$   $assign$   $out = w[3:$];$

### Example:



```
module nologic (I1, I2, O)
```

```
input [1:$] I1, I2;
```

```
output [3:$] O;
```

چنین درست نیست  $assign$   $O = \{ I2, I1 \};$

که زیرا  $I1$  و  $I2$  متفاوتند

### Example:

رهان جمع لئے ایسی میخواهی Wire نویشت داریم :

```
assign {c,out} = In1 + In2;
```

وزارت بازاریابی شرکت بازاریابی کاری دوستی ایران

### Example:

```

module
input [3
output [
assign o
endmod

```

### Example:

```

module
output
output
input
wire
assign

```



: Concatenation

جیسینس خیند نیم کو طب رایا (کل بایس نزدیک)

ایمیلشن خوب رعایت hardware های اند نهای خواهم.

: Simulator

نماینده ارهاي در دور رایي ماشيني سازی کي نمودن از پايده هون روي Hardware مي راهنماني کند  
نماینده همان طري راي نمودن راي خواهم.

نماینده ارهاي راي با سهل سرچي کند.

مراحل شبيه سازی:

۱- کياب عکسر اين سازيل کن چيزی است که سانظار را داريم

Functional Simulation

عکسر سازيل

همچنان زير کن اين ساعچ hardware نداريم. تا ضروري جهيز است setup timer off نداشند.

۲- Synthesis دليل بگير

۳- شبيه سازی نهیتا


Post Synthesis Simulation:

FPGA: place & Route - 4

Post Route Simulation

- 5

آخرينها داشتم . اراده هم در محل سان داره بخواه.



خطه های

assign C, AIB<sup>or</sup>

طراحی برای FPGA صنعتی خود را در محاسبه باشد می شود.

این درستی خواهم دید که می توانیم می نازدیم.

### 1. Design Entry

هر دوی اقسام کتابخانه هایی شود. زیر نکته verilog submodule در این مرحله خود را درست کرد.

### 2. synthesis:

سکل بررسیار و سکل عرضیت و نکت

### 3. Implementation:

خطه هایی رسمی

کل زیر نکته در مرحله Design طافت کنم. این کتابخانه را در مرحله زیر نگاه داشتیم. Functional - simulation می شود.

طراحی های

وزارت نیازهایی شرکت نیازهایی دوستی اینجا  
وزارت نیازهایی شرکت نیازهایی دوستی اینجا

Functional  
- setup time

Post Synch

Post Route



درین مرحله همچو افڑی وحدت مذکور set up & hold time،  $t_{ff}$  دیده شود. درین حالت صعب مداری را شبیه‌سازی کنیم.

در مرحله بعد خودکارش نمی‌باشد شبیه‌سازی کنیم. ←  
درین مرحله نیز افڑی نداریم.

در مرحله بعد خود Design پایه‌سازی مذکوری FPGA شبیه‌سازی کنیم تا فردا می‌توانیم  
Post Route simulation کنیم.

IC های FPGA ساخته شده توسط مرئی محفل آغازی سازند.

فرآوردهای شبیه‌سازی:

1- Active HDL → Aldec Company

ترنسلیشن داده‌ای یادگاری و شروع خود است. ساده‌است در ضمن دلیل قدرت آن باشندگان است برای کارهای ساده خوب است و بروزدهای زیاد اسما داشتند.

2. Model Sim → Mentor Company

آن عیلان حقیقتی داشت و می‌تواند simulator می‌باشد برای کارهای پرورشی.

3. IUS (Invasive Unified Simulator) → Cadence Company

فقط چیزی که نیاز به داشت داشت این است برای پرورشی جدی خوب است.

برای همچو حدبی از windows استادی داشتیم و از Linux استادی نیستیم.

4. VCS → Synopsys

فقط چیزی که نیاز به داشت داشتیم.


5. System C



علم تدریجی مودون ۴، ۳

کد ریلکس را تبدیل به  $cpu$  ای رسانیده ایم که  $opcode$  بیان دهنده دلیل نبود.


### Native Code Simulator



حقیر طایی در دیگر تغیری های جان محدود نمود  
FPGA تغیری نمود و عدد دارد.

وقتی با C برنامه های نویسند را تصویر کنیم وقتی با GCC آنرا نوشیم از این نمایم دستی این است.

در ای متودین سازه ای دسترسی خود را داریم در خروجی آن در دری سازه ای دسترسی نیست در مدار دلیل  
\* نمایه های Verilog های نویسند تا شکل خود را دی خواهیم داشت و آنرا داشت.



tester

سیگنال تولیدی بعد از ماتریس ترانسیم با این عذر صادر را نهاد ننمی

Post synthesis

فرمایه های تأثیر داری

Post Route

وزارت بازار گازی شرکت بازار گازی دولتی ایران  
وارت بازار گازی شرکت بازار گازی دولتی ایران

1. Active HDL

عنوان فصل نهاد

2. Model Sim

3. IIS (Insa

حی خرد ای

4. VCS →

5. System C



## Example:

e.g. [3:φ] rA, rB;

initialize   Begin

Table 5

161203

三〇〇

End

Assign  $A_{rrA}, B_{rrB}$

حلہ سیم

موضع گشتن:

سیستم مکانیکی که از موتورهای مکانیکی و موتورهای الکتریکی تشکیل شده باشد. موتورهای مکانیکی معمولاً از یک مکانیزم برگرداننده (کوکر) و یک موتور دارند.

ی گردید. کامی برخات این توکسین سایر بکریه می شود و حفظ صحت احتیاطی دارد.

## Massive Multiplayer Online Games

٦١

با سلسله ترندن حاسوب رسيت دوچوں CPU کمپیوٹر چين ديلیکپ chip طراحی کی لئے مسٹر physics Engine را درج.

\* \* جیونی تولنگی physics Engine ظایع کردن FPGA



در قسم اول ماباید سیسما در physics Engine چیزهایی وجود دارد.

\* حیثیت physics engine دنایت های کرد اقتصادی ندارد.




assign out = ~ In;

## continuous Assignment


## Continuous Assignment

هر چهار خردی از دردی و دردی محابیه می شود آندر محظه ای از زمان می از درد رها را تغییر داریم در چهار خردی نزاعی کند.



assign.  $C = A * B;$

## پیاده سازی مدارهای مرکزی :



### Example:

~~req [3-6]~~

### intake

Kelebi

Kep. 22

二 300-

End


## Assign A

وزارت نیازهای اولیه

مکانیک - Physics

Mazeink

جعفری



فرضیه  $DFF$  در هر بار رینده مغایلی شود.

حکم شرطیه سالارینده خروجی را مباریه رینده تکرار نمود.

اگر زانع میانل را توییم به طور انتزاعی  $de lautle$  در تحریر نمود.

```
module dFF ( D, clk, Q );
    input D, clk;
    output Q;
    reg Q;
    always @ (posedge clk)
        Q <= D;
endmodule;
```

تحریر در روش Always در کان متد ارجی نمایم

با بر reg تحریر نمود.

Example:

:TFF

دھر لسالارینده Not می شود.






```
module tff (clk,q);
    input clk;
    output q;
    reg q; or negedge
    always @ (posedge clk)
        q <= ~Q;
end module
```

حدارهای نوئی ناچن اسرت زرایمداز ترسی حتماً reset ی خواهد داشت کن مخفی بیم در سیارهای خرمی  
چیز مقدار اینست.

Example:

## DFF with Reset:

در **reset** نیز، **Reset** در نهایت پاکر (اعمال) ری شود. برای این اعمال بخوبی شود.



ذره لم بالاردن ساعت نظمه من الـ reset هم الحالات Q را میخواهیں (عزم این) صورت D مدار Q فرز

وزارت بازارگانی شرکت بازارگانی دولتی ایران  
واردات بازارگانی شرکت بازارگانی دولتی ایران

```
module d
  input D;
  output Q;
  reg Q;
  always @
    Q <- D;
```

Example:



```


module DffR (D,clk,Reset,Q);
input D,clk,Reset;
output Q;
reg Q;
always @ (Posedge clk)
if (Reset)
    Q <= 0;
else
    Q <= D;
endmodule

```

می توانیم در reset خود اسکنر یا دستور سطحی بخوبی درین حالت مرعوت حین ازدیده  
می کند زمانی که dff داده علیکم اضافه نمایم . حتی اگر dff را با پردازش باشد synthesizer آنرا  
آنرا درست نماید .

Example :

Asynchronous Reset:



```

always @ (posedge clk or posedge Reset)
if (Reset)
    Q <= 0;
else
    Q <= D;

```



درین طالق مدار نیست به دو event صافس است.

**۸۵** هر سعیری را فرخای تکن در می Always متند بعنی کرد.

برنامه verilog هر کدها به صورت خوبان احری تور زیرا همچوین عالیست نزدیک نیز مختلط از این این.

برنامه C دستورات تخطیب خط احری تور.

Example:

TFF with Reset:

```
module tffR (ResetL, clk, Q);
    input ResetL, clk;
    output Q;
    reg Q;
    always @ (posedge clk or posedge ResetL)
        if (!ResetL) Q <= 0;
        else Q <= ~Q;
end module.
```

نیز شدت!

وزارت نیازگاری شرکت نیازگاری دلشی ایران  
و ارتبا نیازگاری شرکت نیازگاری دلشی ایران

```
module
    input D;
    output Q;
    reg Q;
    always @*
        if (Reset)
            Q <= 0;
        else
            Q <= D;
endmodule
```

برنامه جی ای ای دی  
synthesizer

Example:  
Asynchronous

نیز

```
always @*
    if (Reset)
        Q <= 0;
    else
        Q <= D;
```



Example:

Counter(8 bit Counter):

```
value, updown
module Counter (out, clk, Reset);
    output [7:0] Out;
    input clk, Reset; updown;
    input [3:0] value;
    reg [7:0] out;
    always @ (posedge clk)
        if (Reset) out <= 0;
        else out <= out + 1;
    /* else if (updown) out <= out + value;
        else out <= out - value;
    endmodule
```

fpga.gooqoolia.com

جلسه ششم:

کوئیز ۱

۱. تعریف درختی زیر مدار سیارکنفر:

ان ۱ Synthesis

Functional Simulation ( )

۲. طریق Incl

. Incl اسکرپت اینلاین اسکرپت



```
module Inc1 (In,out);
input [7:0] In;
output [7:0] out;
assign out = In+1;
endmodule;
```

```
module Inc2 (In,out)
```



```
input [7:0] In;
output [7:0] out;
```

\* wire [7:0] w;

```
Inc1 X1(.In(In), .Out(w));
```

```
Inc2 X2(.In(w), .Out(out));
```

```
endmodule
```



```
module test (O,A,clk,ResetL);
```

```
output [8:0] O;
```

```
input [7:0] A;
```

```
input clk, ResetL;
```

\* reg [7:0] r;

Example:

Counter(8)

module Co

output [7

input clk,  
ResetL

reg [7:0]

always @

if (ResetL)

else

# else if (

else out =

endmodule

fpga-google

وزارت بازگرانی شرکت بازگرانی دولتی ایران  
وزارت بازگرانی شرکت بازگرانی دولتی ایران



always @ (posedge CLK)



if (!ResetL)  $Y \leftarrow \phi$ ;

else  $Y \leftarrow Y + 1$ ;

assign  $Z = A + Y$ ;

end module

\* جواب این تمرین را بخواهیم.



بعض تمرین در درس ۰ تغییر نداشت  
دی ۰۰ در حالت بالا زنده تغییر  
نمود.

reg زیر کاهش آخری شود.

```
module test2(O1,O,clk,ResetL,A,B);  
output [3:0] O,O1;  
input [3:0] A,B;  
input clk ResetL;  
*reg [3:0] or;  
assign O = A^B;  
always @ (posedge clk)  
if (!ResetL) Or<=0;  
else Or<=O;  
endmodule
```

reg ← ff خروجی or


reg زیر دل بردن خروجی - Dff

if (A)

اگر مدام از آبتدی خروجی را بنشتر طبق تراویت.  
ی تراویت های داریم که در always > assign داشتیم.

: shift Register

پرسی ff های رسم داشتند مدام.



always @ (

if (!ResetL)

else r <=

tassign O= A;

endmodule

وزارت بازارگانی شرکت بازارگانی  
وزارت بازارگانی شرکت بازارگانی دوستی ایران

clk ↑

A

B

O

or



module Sr (Out, In, Ck, Reset);

Output Out;

input In, Ck, Reset;

wire w,

reg r1, r2;

always @ (Posedge Ck)

if (Reset) r1 <= 0;

else r1 <= In;

assign w = r1;

always @ (Posedge Ck)

if (Reset) r2 <= 0;

else r2 <= w;

assign Out = r2;

end module

Ck ↑ ↑ ↑ ↑

In

r1

r2

Out

درازه ای سیستم های سیم



```
module Sr (Out, In, clk, Reset);
```

=> از کن داین کلمه ای را عنوان داری کن و نکی عصدا خواهیم بود.

```
module Sr (out, In, clk, Reset);
```

```
Output out;
```

```
input In, clk, Reset;
```

```
reg r;
```

```
reg Out;
```

```
always @ (posedge clk)
```

```
if (Reset) begin
```

```
out <= 0;
```

```
r <= 0;
```

```
end
```

```
else begin
```

```
r <= In;
```

```
out <= r;
```

```
end
```

```
end module
```

begin  
for { ... } end

دست از end, begin

خط بخط احری خود می بین احری خط  
ترنها خبر نداشت.

کسری هایی  
کسری هایی

```
always @ (posedge clk)
```

```
if (Reset) begin
```

```
...
```

```
end
```

```
else begin
```

```
end
```

```
assign
```

```
wire
```

```
reg
```

module

Output O

input I

wire w,

reg r, r2;

always @

if (Reset)

else r1

assign w =

always @ (

if (Reset)

else r2 = w;

assign out =

endmodule

وزارت پیزارگانی شرکت پیزارگانی دولتی ایران  
وزارت پیزارگانی شرکت پیزارگانی دولتی ایران

clk

In

I


T

out



Exp:

جواب مذکور



```

module random (clk,Reset,O);
input clk,Reset;
output [3:0] O;
reg r1,r2,r3,r4;
always @ (posedge clk)
if (Reset) begin
    r1 <= 1;
    r2 <= 0;
    r3 <= 0;
    r4 <= 1;
end
else begin
    r1 = r3 ^ r4;

```



$r_2 \leq r_1$

$r_3 \leq r_2 \& r_1$

$r_4 \leq r_3$

end

assign  $O = \{r_4, r_3, r_2, r_1\}$ ;

endmodule

### Counter

if reset  $O \leftarrow \emptyset$

else  
0  
1  
2  
4  
8  
 $\emptyset$

if (reset)

$O \leftarrow \emptyset$ ;

else begin

if ( $iO$ )

$O \leftarrow 1$


else

$O \leftarrow O * 2$ ;

end module

$O \leftarrow \{O[2:0], \emptyset\}$

$\hookrightarrow O \leftarrow O \ll 1$



Exp

clk

Reset

وزارت نیازگانی شرکت نیازگانی دولتی ایران  
و ارتبا را با عالی شرکت بازاری دوستانه ایران

module name

input clk, res

output [3:0]

reg  $r_1, r_2, r_3, r_4$

always @ (posedge clk)

if (Reset)  $r_1 \leftarrow 1$

$r_2 \leftarrow 0$

$r_3 \leftarrow 0$

$r_4 \leftarrow 0$


end

else begin

$r_1 = r_3 \wedge r_4$



دستگاه shift register = اسکیو شور بودار بیشتر زنگ داری است.



فرم اخراج:

این editor خاص، نویسنده ای نیست.

نرم افزار: syn plify

برای خود فایل Verilog Add-file برای موزع FPGA ساخته شود.

برای برآورده اضافه کنید.

Save → Run → کل عمل است را کمی سریع

مسیر ۲ مرحله دارد:

۱- نویسنده ای نمایند و مجموعه آن دستگیری شود (RT2 در نمایند)

درین مرحله اختر، FPGA بحث میزد.

رساندن می (هدر)

با کمک دری این شکل بدار راهه سایی بدهد شکل میانی که نیز تقدیمات است.

مرحله ۲ با این راهه ساختاری ایجاد کنند درینی map - FPGA می باشند

در این مرحله ریس ایجاد کنند ازین FPGA بسازند بسیار رایج است. اگر اطلاعاتی در



حول routing → FPGA (pin placement)

ایجاد نالی اسیون edit text ساختی بود که در دری محدود نمایم.

تغییب بودن : FPGA تغییر نام دیویم که مدار قرار است مکالمه بود متر بود.

Xilinx ISE

داین جیوهی توانند بود که راست رو دستور ری

بردهی سایم دفعه FPGA ... راهیں میں

Right click → Add source

از Xilinx ISE این طریق سعی خود را درست نمایند.

Technology Schematic و HDL

implement Design right click run ⇒ Routing & Placement

Generate programming File بین آنها را انجام دهی routing

نمایی اسوند bit. تخلی می سعدی توان آنرا سفیری فرمی

FPGA - Editor

\* اینجا اسم مشخص کنیم / دهنده ایورانه دری دام باری / FPGA باری بینه بیوں شکری بود  
هر کجا device را باید FPGA را باید خوبی حفظ در نمایم. ← دخنن

وزارت نیازگانی شرکت نیازگانی دولتی ایران  
وزارت نیازگانی شرکت نیازگانی دولتی ایران

ventlog

Save →

open

طراحی



دانشگاه تهران  
دانشکده فنی و مهندسی

دانشگاه تهران  
دانشکده فنی و مهندسی

جلد هشتم:


کوچه ۳:

۱- در طراحی Implementation در سطح FPGA

place & route

۲- در طراحی Accumulator

```
module Acc (Out, In, clk, ResetL);
    output [31:0] Out;
    input [15:0] In;
    input ResetL, clk;
    reg [31:0] out;
    always @ (posedge clk)
        if (!ResetL)
            out <- 0;
        else
            out <- out + In;
end module;
```



برای درج دستورات begin-end  
assign


```
wire [31:0] w;
assign w = Out + In;
always @ (posedge clk)
    Out <- w;
```



always من توان در بلوک assign از \*

always ..

$$r \leftarrow r + \text{In};$$



assign out = r;

example: shiftreg

reg r1, r2;

always @ (posedge clk)


begin

$$r1 \leftarrow \text{In};$$

$$r2 \leftarrow r1;$$

end

assign out = r2;



Numbers in Verilog:

انواعی عددی در دریلگ بر راستی می توان استفاده کرد

assign w = A + 1230;

کامپیوتر معلمات بجای عیم تعدادیت های بیک عدد را مشخص کنیم یا عدد را در بسای ۲ سکف نیم

assign  $\underbrace{w}_{32} \underbrace{o_{\text{ut}}}_{32} + \underbrace{\text{In}}_{16};$

وزارت ناشر گانی شرکت ناشر گانی دوشه ایران  
وزارت ناشر گانی شرکت ناشر گانی دوشه ایران  
وزارت ناشر گانی شرکت ناشر گانی دوشه ایران  
وزارت ناشر گانی شرکت ناشر گانی دوشه ایران

placement  
routing  
place & route  
module A  
output [31:0]  
input [15:0]  
input Ecs  
reg [31:0]  
always @(\*)  
if (!Reset)  
out <= 0;  
else  
out <= ...  
end module



برای شخص موردنیک عدد. بجهودت زیر عملی کنیم.

8' d 124

8' b φ11111φφ

8' h f c

عملت. تشیف کردن تعداد حاصل را نمائید دستمال.

wire [7:φ] w;

wire [15:φ] a;

output [15:φ] Q;

assign Q = a + {8'd φ, w};

اگر خارج از الایام نفعیم در مرحله synthesis خواصی را نداشت و لی خود این خطا را ایجاد کردیم در مرحله synthesizer این خطا را ایجاد نمی‌کند.

\* در مدار همچویی در صورت عدم متفق نتایج دو باید خود طراح (شل ۱۲) را در نظر بگیرد.

8' b 1 → 8' b 00000001

اگر تعداد بیت‌های نویسه شده بسیار زیاد باشد سیف شدید

8' b 1111 φφφφ

8' h f φ


$\{4'b1111, 4'b\phi\} \stackrel{!}{=} \{4\{1'b1\}, 4'b\phi\}$




\* زیانی برای این سیم تعداد بیت را در صورت رفع مشکل نهیم از تغییر نوع استادهای گفتم

Octal Representation  $\rightarrow 8^0 17$

کسر کم W حجم خالص - های علمن اسنت طائمه باشد و



معنی drive\_l module  
سین زند\_l module



```
module counter (out, clk);
output [7:0] out;
input clk;
reg [7:0] out;
always @ (posedge clk)
out <= out + 1;
endmodule
```

من بون کار می‌کنم علطف اسنت نیز در اینجا متذکر از  $out$  مشکل نیست ، خالص و ماندگار

زیان همچنان خانی می‌شود.

وزارت بازار گازی شرکت بازار گازی دولتی ایران  
وزارت بازار گازی شرکت بازار گازی دولتی ایران

8' d 129

8' b 01111

8' h FC

WIRE [7:0]

WIRE [15:0]

Output [15:0]

assign Q =

حالت دلی خود

$8'b 1 \rightarrow 8$

8'b 1111 00

8'h f 0

$\{4'b 1111, 4'$




هر کاره باید در پردازشی در ff داریم (زیستل Reset است) \*

سالمی چیز شان طلاق اسما و حدیداً assign :

### Example:

```
module mux2(out, In1, In2, C);
    input In1, In2, C;
    output out;
    assign out = (C) ? In1 : In2;
endmodule;
```




Procedural Continuous Assignment:

assign خروجی = (شرط) ? S<sub>1</sub> : S<sub>2</sub>;

### Example

```
assign out = (C == 0) ? In1 :
               (C == 1) ? In2 :
               (C == 2) ? In3 :
               In4;
```



out = (cond<sub>1</sub>) ? ... :
 (cond<sub>2</sub>) ? ... :

: ( ... )

\* فرض کنیم که در مجموعه های دام از ترتیب ۱ تا ۴ مرور نموده این متادرسی کامپیوتر شود.



Example:

دوشنبه ۱۰ مرداد ۱۴۰۰  
 mux2



```
module mux2 (out, In1, In2, c);
    output out;
    input In1, In2, c;
```

\* reg out;


\* always @ (In1 or In2 or c)
 if (c) out <= In1;
 else out <= In2;

endmodule

\* هر دوام از میان اینها هر یکی برای احرازی شور : دایقیتی هر یکی ایال ملایا ماده خود ری نموده واقع باند assign است

فرض در FPGA که این مشترک داریم که صد سازل : چنین عقد و چند سازل آنرا drive کنند (در هر خط فقط یک سازل آنرا drive می‌کند) در این حالت در خود ری سازل باید در

با این حاله را نشان داشته باشیم.



نمی‌توان (را) یک آنرا حدود

output نمود : برای این

حالات را تا خود ری را

گذارد

Example

```
module n
    input In1
    output out
    assign out = ...
endmodule
```

و زارت بارگاهی شرکت بارگاهی گالیکسی دوکسی ابران

Procedural  
assign

Example

assign out

out = (cond  
    ((cond

شود



assign  $w = (c) ? 1:$

$(B) ? \phi:$

$1'bz;$