


چون هدف هر مرحله ۱- رسان قابل - ۲- navigation جهت میدان مغناطیسی، شتاب خطای (AMU)، ۳- پردازش تصویر برای تشخیص

در حاکم حرکت توپک هر مرحله داریم

۱- حاکم برخاستن از زمین: مسائل قابل

۲- حاکم حرکت در هوا: مسائل navigation

۳- حاکم برخورد در هدف: پردازش تصویر برای تشخیص هدف



حال این که chip داشته باشیم در ساختارش عوض شود (کتری) ... پردازشی که نکته صرفه جویی زیاد در هزینه بود
نابذ خواهیم داشت


IMU
Inertial Measurement Unit
جهت (در این زمین) و شتاب خطای رادر هر لحظه با ما نشان می دهد

در این سن سازی به کاری رود. یک تریل با پس حاوی سنسورهای IMU می پوشد و هر قدر حرکت می کند در کامپیوتر
می توان ثبت کرد

* کمپانی تولید magnetometer، Honey wall می باشد

مسئله - گزیده تلوزیون

در تلوزیون تلوزیون تعداد زیادی مدارات که ما توپ داریم حال اگر توپ A/D سریع داشته باشیم می توان سرکشی یکسان را
دیجیتال کرد و پردازش ها را به صورت دیجیتال انجام داد و مدار با حجم زیاد گزیده تبدیل به یک سی سی می شود



وزارت پارت گانی شرکت پارت گانی دولتی ایران



باید نرخ الای نمونه برداری کنیم و اطلاعات را از آن برداریم.

۴۰۰ MHz - ۴۰۰ MHz

DVB-S

9 - 11 GHz

1.0 - 2.0 GHz

بند تردد و دلتا

در صورتی که کار فرشته شده دارای هرگونه باید ۱۰ ضرب ده انگشتی انجام شود.

10x 100 M

ضرب در جمع در یکسانه = ۱۰۰۰ M

Pentium 4 → max f_s 1.5 GHz

اگر سیستم 4، استاندارد کنیم بخش زیادی از توان پردازشی آن صرف محاسبات FIR می شود.

باید یک جیب ساز کم دوتی آن ریفرش شده باشد نه اینکه یک جیب ساده استاندارد کنیم.

حتی خوب بی تد اثرهای توانی مد جیب قابل برنامه ریزی داشته باشیم که توانی FIR را سخت افزاری پیاده کنیم.

مثال: قرارداد مستقیم داشته باشیم که در آن یک سیگنال دیجیتال باید و اگر از آن بزرگتریم. دومی می خواهیم در طول کانال میانی ما ویدیو را کمی بنویسد و اگر از آن بزرگتریم.

انواع Video کانال:

Video - Composit


Super - video : s-video

Component video

کل ویدیو و Audio روی یک سیم حمل می شود

نماییم است. کینت آن بهر است زیرا کانال نور را جدا کرده ایم. و کانال رنگی از آن جدا می شود.

روی سه سیم است (Red - Blue - Green)




یک چپ خام با ویژگی‌های زیری خواهیم:

1- قدرت پردازش خوب

2- از تمام چیزهایی که درون آن اتفاق می‌افتد خبر داشته باشیم.

3- قیمت معقول

4- بتوانیم در دست‌درآورد خود نویم.



FPGA یک دریا با یک عالمه کد خام می‌باشد که این کد را می‌توانیم به هر صورت بخواه روی آن قرار دهیم. مثلاً می‌توانیم کد را بطوری نظم بدیم که تبدیل به MP، پردازش کننده تصویر... به صورت شود. و حتی می‌توانیم برنامه‌ها را عوض کنیم.

اگر نخواهیم یک چپ سازیم دی به fab دسترسی نداریم از FPGA استفاده می‌کنیم.

مشاور، چین، آمریکا، کانادا، تکنولوژی ساخت سیلیکون دارند. (گروه مجری: سامسونگ)
تقطیع ساخت سیلیکون: تایوان

30 \$	50 \$	150 \$
4 \$	20 \$	150 \$

باید پس از دو ماه کد را fab کنیم در گذشته شرکت می‌فرم.

وزارت بازرگانی شرکت بازرگانی دولتی ایران

وزارت بازرگانی شرکت بازرگانی دولتی ایران

200 M

DVB-S 9-11

10x 100 M

Pentium 4 ->

تجهیزات امنیتی

یونیسکس در طول کمال

Video - Comp

Super - video

Component video

برای شروع



جلسه دوم

Password: saeed

FPGA: Field Programmable Gate Array

Gate Array

در عالمه لیت در صورتی که آراء قرار گرفته اند

PGA

قابل برنامه ریزی به صورت دیکوئی باشد می توان connection دارا به صورت دیکوئی برنامه ریزی کرد.

Field

محلی که قرار است دستگاه در آن محل کار کند را شناسایی کنند

در خود محل قابل برنامه ریزی است پس به هیچ تکنولوژی خاصی برای پیاده سازی کردن آن نیاز نداریم و نیاز به تجهیزات خاصی نداریم

Lab On a chip:

از شیمی وارد برق شده است. وسایل آزمایشگاهی مانند میکروسکوپ در فضای محدود درآوردن شده و Integrate شده اند

FPLOAC:


چیزی که توانایی انجام دانش های شیمی را داشته باشد و در محل قابل برنامه ریزی باشد.

System On a Chip:



نرم‌کننده خواجه‌ایم FPGA را به‌صورت Full Adder می‌سازیم.

Full Adder:



میک‌دانش طراحی این است که شما یک مدار را می‌سازید و آن را به یک نرم‌افزار می‌دهید و آن نرم‌افزار برای شما یک FPGA می‌سازد و شما می‌توانید آن را در یک برد سوراخ‌دار قرار دهید و در یک دستگاه دیگر استفاده کنید.

حالا اگر یک نرم‌افزار داشته باشیم که بتواند به‌صورت خودکار یک Full Adder را برای ما بسازد و آن را برای ما اجرا کند.

نرم‌افزاری که

می‌سازد

محاسباتی که در آن می‌کنیم را می‌سازد و آن را برای ما اجرا می‌کند.

اگر این نرم‌افزار را داشته باشیم، کاری نیست که مدار را به‌صورت خودکار برای ما بسازد و آن را برای ما اجرا کند.

Password:

FPGA: Fie

وزارت بازرگانی

وزارت بازرگانی شرکت بازرگانی دولتی ایران

Lab On

Integrates


FPLOAC:

System O




فرض کنید بخواهیم FPGA را به یک شمارنده ۸ بیتی تبدیل کنیم.

باید بسنیم یک شمارنده ۸ بیتی چه کاری انجام می دهد و چه عملکردی دارد؟



التمس module و بلوک که طراحی می کنیم
مادل می نداریم.

باید برای نرم افزار عددی و خروجی ها
مادل را مشخص کنیم.



مداری می خواهیم که: خروجی اش در هر تپه بالا درنده می زیاد شود.

نرم افزاری که داریم فقط Syntax خاصی رای میخورد.

مداری می خواهیم که همیشه در هر تپه بالا درنده خروجی می زیاد شود.

`module 8bit Counter (input clk, output [7:0] out);`
به بالا درنده

`always @(Posedge clk)`

`out <= out + 1;`

`end module`

همگرا که مدار را توصیف کنیم ok است. یعنی برای توصیف یک مدار syntax های استانداردی وجود دارد.


زبان فوق، توصیف به زبان Verilog باشد. البته زبانهای دیگری نیز برای توصیف سخت افزار وجود

دارد: مانند c, VHDL, system c, در برای همه این زبانها نرم افزارهای وجود دارد که محاسبات این



زبان‌ها و توصیفات ماری می‌فهمند.

الهم این نرم افزار همچنین توصیفات را به آرایش گیتی تبدیل می‌کند Synthesizer می‌باشد.



در مرحله synthesis، توصیف مدار به آرایشی که گیت‌ها تبدیل می‌شود.

می‌توان از زبان‌های دیگر مدار را توصیف کرد و نرم‌افزاری می‌تواند وجود دارد که آن را به صورت یک آرایشی از گیت‌ها تبدیل می‌کند که همان آرایش از حالتی که ما خودمان اکثر طراحی می‌کنیم به صورت شماتیک (یکمینه ترانزیت)

توصیف شماتیک به بی‌بی با زبان C:

این یک طراحی است


```

SC-MODULE (counter) {
    SC-IN-CLK    clock;
    SC-OUT < SC-UINT<4> > out;
    SC-UINT<4>   count;
    void inc-counter() { count = count + 1; }
    SC-CPR (counter) {
        SC-METHOD (inc-counter);
        Sensitive << clock.pos( ); >>
    }
}
    
```

uint: unsigned int
class Constructor

وزارت بازرگانی شرکت بازرگانی دولتی ایران

وزارت بازرگانی شرکت بازرگانی دولتی ایران



module 3bitC

always

end module

این دستور دارد


این خط ترانزیت

در درج جدول



ساختار اصلی داخلی FPGA:

اگر در مدار منطقی یک حافظه ۱۶ بیتی با ۴ ورودی آدرس در یک فردی داشته باشیم می توانیم بدین تابع منطقی ۴ متغیره
رای توان با آن پیاده کرد ؟




A	B	C	out
0	0	0	
0	0	1	

$$F(A_0, A_1, A_2, A_3)$$

چند A, B, C را به درون یک پایدار حافظه بدسیم هیچ فرقی نمی کند. فردی در هر دو حالت یکی است.


در صورتی که متغیرهای زیادی داشته باشیم می توانیم از حالتی تکثیر استفاده کنیم.

در واقع در FPGA هیچ گسستی وجود ندارد آنجکه که وجود دارد بلوکهای ۱۶ بیتی حافظه ای باشد و یک سیستم بنی خاصی
بن آنجا وجود دارد به طوری که هر دو یا چند حافظه بتواند را بتوان به هم مرتبط کرد.





با کپی کردن، می توان هر مدار ترکیبی (بدون حلقه بازخورد) را ساده سازی کرد. برای این که بتوان قابلیت پیاده سازی یک مدار ترکیبی را داشته باشیم به آن یک DFF ساده می کنیم.




- 1- باید حلقه را بگیریم
- 2- سیگنال گتری مانتی را بگیریم
- 3- سیم بندی داخل FPGA

اطلاعاتی که در باید به FPGA بدیم نام و درخواه خود را داشته باشیم می باشد.

حافظه SRAM می باشد و ما می توانیم، اطلاعات آن را در.

داخل FPGA را برآورد در فوق می کنیم




نویس بزرگ



مبانی سیستم‌های دیجیتال و برنامه‌ریزی کرد

معنی از اعمال هستند که زیاده کاری روند، مثل ضرب کردن، جمع کردن، look up (ستاره sin)، طراحان
FPGA به این خاطر یک سری گیت آماده مانند گیت AND، XOR، و گیت OR را به آن اضافه می‌کنند.



می‌توانند علاوه بر ضرب کرده و جمع بلوک دیگر را به صورت آماده در FPGA گذاشت که قابلیت جایگزینی بالارد.
در این حالت سرعت نیز بالایی دارد.

حلقه سوم

آخیر برای ما اهمیت دارد، رابطه برابری است.


در FPGA غای طراحان های سازنده ماژول های کوچک استخوانی کنیم

فرض کنید بخواهیم FPGA را به بدلی تبدیل کنیم $A \oplus B = C$

که همواره با module شروع با end module خلاص می‌شود.



آخوردن تورتیک ؟ داریم غمراز `end module`.



پورتها
`module myxor (A, B, C);`

`input A;`

`input B;`

`output C;`

`xor X(A, B, C)`

`endmodule`

حالا باید XOR را تعریف کنیم.
ما باید هر زمان یک اینم بدیم برای اینکه بتوانیم برهه‌ای به آنها اشاره کنیم.

A و B را وصل می‌کنیم پورت‌های ورودی XOR، C را وصل می‌کنیم پورت‌های خروجی XOR.


استفاده از نام از عبارتهای توصیفی برای اشاره کردن به جای عبارت `xor X(A, B, C)` عبارت توصیفی زیر را می‌نویسیم.

`assign C = A ^ B;`

نشان

هر وقت می‌خواهیم یک عبارت ترکیبی را بیان کنیم از کلمه "assign" استفاده می‌کنیم.

Example:





module mytest (O, A, B, C);

Output O;


input A, B, C;

assign O = (B & C) | (~A);

end module.

عبارت‌های توانمند همگرا صادر می‌شوند یعنی توانمند سازند و یک طرحی کرد و بعداً با ترکیب کرد و یک
عبارت‌های بزرگتر ساخت.

Example :



اول یک XOR دوتایی و سپس یک XOR چهارتایی می‌سازیم.

module myXor2 (A, B, C);

Output [1:0] C;

input [1:0] A, B;

myXor Ins1 (.A(A[0]), .B(B[0]), .C(C[0]))

myXor Ins2 (.A(A[1]), .B(B[1]), .C(C[1]))

end module

* اول عدد بزرگتر

* وقتی بخواهیم یک عبارت را در یک عبارت دیگر صادر کنیم

به آن یک اسم می‌دهیم.

باید مشخص کنیم که سیگنال‌های کدام (که جدید) هر کدام در

کدام سیگنال گذاشته می‌شود.

module myxor (A, B, C)

.A ← A
.B ← B
.C ← C



Example:

```
module myXor4 (In1, In2, Out);
```

```
input [3:0] In1, In2;
```

```
output [3:0] Out;
```

```
myXor2 Ins1 (.A(In1[1:0]),
```

```
.B(In2[1:0]),
```

```
.C(Out[1:0]));
```

```
myXor2 Ins2 (.A(In1[3:2]), .B(In2[3:2]),
```

```
.C(Out[3:2]));
```

```
end module
```

Example:

در myXor2 می توان به شکل زیر عمل کرد:

```
module myXor2(A, B, C);
```

```
output [1:0] C;
```

```
input [1:0] A, B;
```

```
assign C = A ^ B;
```

```
end module
```

: Top module

module می که دیگر کسی که اعدادی کند با رای module ها قرار دارد.

module

Output 0;

input A, B;

assign 0 =

end module

Example:

A 3

B 3

module

Output

input


myXor Ins1

myXor Ins2

end module

وزارت بازرگانی شرکت بازرگانی دولتی ایران

وزارت بازرگانی شرکت بازرگانی دولتی ایران



assign

المانی در باکس یاتوان خیلی راحت مدارهای ترکیبی را توصیف کرد.

Example:

حریکته 4 بیتی

```
module Mult4 (In1, In2, out);
```

```
input [3:0] In1, In2;
```

```
output [7:0] out;
```

```
assign out = In1 * In2;
```

```
endmodule
```

Example:

جمع کته 4 بیتی

```
module Adder4 (In1, In2, Out, C);
```

```
output [3:0] out;
```

```
output C;
```

```
input [3:0] In1, In2;
```

```
wire [4:0] w;
```

```
assign w = In1 + In2;
```

هر چیزی که در این خط باید 4 بیتی است.

یک نیم 5 بیتی در نظر گرفتیم.


حالا کافی است w را در C و out بزنیم.



```


assign C = w[4];
assign out = w[3:0];
end module

```



فرض کنید در سیستم داشته باشیم و بخواهیم آنرا را با هم ترکیب کنیم یک سیستم با عرض بیشتر سازیم
اگر چند assign پشت هم داشته باشیم می توانیم یک assign نوشت در جای ۱، ۲، ۳، ۴ و اگر داشت

Example:



```

module nologic (I1, I2, O)

```

```

input [1:0] I1, I2;

```

```

output [3:0] O;

```

```

assign O = { I2, I1 };

```

```

end module

```

چینیدن در سیستم بهم

Example:

در همان جمع گفته ای می توان wire را نوشت داریم:

```

assign {C, out} = In1 + In2;

```

وزارت بازرگانی شرکت بازرگانی دولتی ایران

وزارت بازرگانی شرکت بازرگانی دولتی ایران

Example:

```

module
input [3
output [
assign O
end mod

```

Example:

```

module
output
output
input
Wire
assign

```




: Concatenation

همچنانچه چند نیم کوطب دایره یک با هم نزدیکتر.

باید مطمئن شویم که عملکرد hardware همانی است که می خواهیم.

: Simulator

نرم افزارهایی که مدار برای ماشین سازی می کنند قبل از پیاده سازی در Hardware ما را مطمئن می کنند که مدار همان کاری را می کند که می خواهیم.

نرم افزار فوق برای ما مشکل سوچ می کشد.

مراحل شبیه سازی :

۱- ما با عملکرد این ماژول کن چیزی نیست که ما انتظار داریم

Functional Simulation

عملکرد ماژول

همه چیز ایده آل است ما هیچ hardware نداریم. تأخیر تنها بهمناسبت setup time left دارند.

۲- synthesis و تبدیل به گیت

۳- شبیه سازی گیت


Post Synthesis Simulation:

۴- place & Route : دری FPGA

Post Route Simulation

۵-

تأخیرها واقعی. ابعاد مدار در محل نشان داده می شود.



نسخه چهارم

assign C, AIB^{or}

طراحی برای FPGA همیشه صدق دارد همیشه باید طی شود.
این در صحنه خواهم دید به ما اول حاشی نیاز داریم.

1. Design Entry

submodule ها برای انجام کار خاص طراحی می شود. نوشتن که verilog نیز نوعی در این برسد و مورد
قرار داد.

2. synthesis:

متدلی بر مبنای در تبدیل توصیفات دیجیتال

3. Implementation:

مرحله پنجم

قبل از رفتن از مرحله 1 به مرحله 2 باید Design را ثبت کنیم. این کار با دستور زیر انجام
می شود.
Functional - simulation

Hon... ما را مطمئن می کند

وزارت بازرگانی شرکت بازرگانی دولتی ایران

وزارت بازرگانی شرکت بازرگانی دولتی ایران

Functional
setpoint

Post Synthesis

Post Route



در این مرحله هیچ آفری وجود ندارد. t_{ff} ها، $set\ up$ & $hold\ time$ ندارند. در این جا توصیف سازی را شبیه سازی می کنیم

در مرحله بعد خود آرایش گیتی را شبیه سازی می کنیم. $\leftarrow$ Post synthesis simulation
در این مرحله نیز آفیر نداریم.

در مرحله بعد خود Design پیاده سازی شده روی FPGA شبیه سازی می شود که آفیرها همان آفیر واقعی است. $\leftarrow$ Post Route simulation

IC های، FPGA ساخته شده توسط شرکت های مختلف آفیرهای ستاری دارند.

نرم افزارهای شبیه ساز:

1- Active HDL $\rightarrow$ Aldec Company

Interface گرافیکی شگنی دارد برای یادگیری و شروع خوب است. ساده است و همین دلیل قدرت آن پایین است. برای کارهای ساده خوب است ولی در پروژه ها اگر کسی استفاده نمی شود.

2. Model Sim $\rightarrow$ Mentor Company

Interface آن میزان قوی نیست ولی simulator قوی است. برای کارهای پروژه

3. IUS (Inactive Unified Simulator) $\rightarrow$ Cadance Company

فقط تحت linux کار می کند. بسیار قدرتمند و گران است برای پروژه های جدی خوب است.

برای هیچ پروژه جدی از windows استفاده نمی کنیم و از Linux استفاده می کنیم.

4. VCS $\rightarrow$ synopsys

تحت linux کار می کند.

5. System c



علت تبدیل بودن 4,3

کد در بلوک را تبدیل به opcode های cpu ای که ما داریم می کند به همین دلیل نوی است.


Native Code Simulator



معمولاً برای تست می کنند چون صورت کد در FPGA تست می کنند و خود دارد.

وقتی با C برنامه می نویسیم مدار را توصیف می کنیم و وقتی با GCC کراس کامپایلر می کنیم در واقع simulator است.

درای تست کردن ماژول یک ماژول دیگر می نویسیم که خود می آید، ورودی ماژول بعدی می باشد در ماژول * کد برنامه Verilog می نویسیم تا شکل برده ای که می خواهیم را تولید کند.



tester

سختی تولید می کنند ما می توانیم با آن عملکرد مدار را تست کنیم.

وزارت بازرگانی شرکت بازرگانی دولتی ایران

وزارت بازرگانی شرکت بازرگانی دولتی ایران

حالتی که می توانی را

Post synthe

فرماندهی تا فراموشی

Post Route

1-Active HD

محیط عملی تست

2. Model Sim

3. IUS (Insol

حالتی که می توانی را

4. VCS

5. System C



Example:

reg [3:0] rA, rB;

initialize Begin

rA, 0;

rB, 20;

300.

End

Assign A, rA, B, rB

ما این تک‌های توکن‌های مدیر در درستی را بررسی می‌کنیم.

دستورهای خردی ساختار دارد و در هر خطی مقدار را مشخص می‌کند.

جلسه پنجم:

موضوع تحقیق:

در محیط‌های گرافیکی سه بعدی توکن‌های فیزیکی و انیماسیون‌ها می‌شود و در جدول به صورت انیمیشن در می‌آید. همه سیستم‌های سه بعدی یک coil دارند که برای این قوانین در یک library وجود دارد که به آن physics Engine

می‌گویند. گاهی اوقات این قوانین بسیار پیچیده می‌شود مخصوصاً هنگامی که

Massive Multiplayer Online Games

داریم.

با سگس تر شدن محاسبات سرعت توکن CPU کمی می‌شود به همین دلیل یک chip طراحی می‌کنیم که نقش physics Engine را دارد.

*** چگونه می‌توان یک physics Engine با FPGA طراحی کرد؟



در قدم اول باید ببینیم در physics engine چه نوعی وجود دارد؟

* چپ physics engine و قابلیت های که در اختیار مای گذارد.

در verilog مدارهای ترکیبی را با پارسازی می کنیم. در واقع تابع خود را با assign تعریف می کنیم.


In —▷— out

assign out = ~In;

continuous Assignment


Continuous Assignment:

هر لحظه خروجی از ورودی محاسبه می شود اگر در لحظه ای از زمان یکی از ورودی ها را تغییر داریم در لحظه خروجی نیز تغییر می کند.



assign. $C = A * B;$

پایان سازی مدارهای ترکیبی:



وزارت بازرگانی شرکت بازرگانی دولتی ایران

وزارت بازرگانی شرکت بازرگانی دولتی ایران

Example

reg [3:0]

initialize

reg, io;

reg, io;

300

End


Assign A

فصل پنجم

physics En

Massive

فیلم کیم



فرض ff در لب بالا ریزنده فعال می شود.

همیشه در لب بالا ریزنده خروجی را برابر با ورودی قرار بدن.
اگر منابع مشکل را تشخیص به طور de faule آنراسیم در قطعی نکرد.

```
module dff (D, clk, Q);
```

```
input D, clk;
```

سفری در Always در کان تعدادی ریسم

```
output Q;
```

باید reg تعریف شود.

```
reg Q;
```

```
always @ (posedge clk)
```


```
Q <= D;
```

```
end module;
```

Example:

TFF

در لب بالا ریزنده Not می شود.





```

module tff (clk, Q);
input clk;
output Q;
reg Q; or negedge
always @ (posedge clk)
Q <= ~Q;
end module

```


مدارهای فوق ناقص است زیرا در ترتیبی صحیحاً reset می‌خواهد و اما آن شخصی که می‌داند مدار را به خوبی چه قدر است.

Example:

Dff with Reset:

Reset شدن

در reset شدن، reset در به‌های پالس اعمال می‌شود. بنابراین اعمال نمی‌شود.



در هر یک از ورودی‌ها ساعت نگاه کن اگر reset همزمان با D باشد D دارد Q می‌برد

وزارت پارک‌های شرکت پارک‌های دولتی ایران


وزارت پارک‌های شرکت پارک‌های دولتی ایران

```

module d
input D;
output Q;
reg Q;
always @
Q <= D;
end module

```

Example:





```
module DffR (D, clk, Reset, Q);
```

```
input D, clk, Reset;
```

```
output Q;
```

```
reg Q;
```

```
always @ (posedge clk)
```

```
if (Reset)
```

```
Q ← 0;
```

```
else
```


```
Q ← D;
```

```
endmodule
```

می‌توانستیم از reset خود ff استفاده کنیم و دستور سنتزی بنویسیم ولی در این حالت سرعت خیلی کمتر پیدا می‌کند زیرا قبل از ff یک لاگیک اضافه کرده ایم. حتی اگر ff ما باید reset نداشته باشد synthesizer آن را تولید می‌کند.

Example:

Asynchron Reset:



```
always @ (posedge clk or posedge Reset)
```

```
if (Reset)
```

```
Q ← 0;
```

```
else
```

```
Q ← D;
```




در این حالت مدار نسبت به هر event حساس است.



هر تغییری را منتظر می ماند Always مدار دهی کرد.

در زبان verilog همه کدها به صورت جریان احزابی شود زیرا همه این ها یک کده از سخت افزار است.
در زبان C دستورات خط به خط احزابی شود.

Example:

TFF with Reset:

```
module tffR (Reset, clk, Q);
    input  Reset, clk;
    output Q;
    reg Q;
    always @ (posedge clk or negedge posedge Reset)
    if (! Reset)    Q <= 0;
    else            Q <= ~Q;
end module.
```

تفاوت اول:

```
module
input D,
output Q;
reg Q;
always @
if (Reset)
Q <= 0;
else
Q <= D;
endmodule
```

برعت منی انت بیدا
synthesizer

Example:
Asynchronous

کسین

```
always @
if (Reset)
Q <= 0;
else
Q <= D;
```

وزارت بازرگانی شرکت بازرگانی دولتی ایران

وزارت بازرگانی شرکت بازرگانی دولتی ایران



Example:

Counter (8 bit Counter):

```
module Counter (out, clk, Reset, value, updown);  
    output [7:0] out;  
    input  clk, Reset, updown;  
    input [3:0] value;  
    reg [7:0] out;  
    always @ (posedge clk)  
    if (Reset) out <= 0;  
    else out <= out + 1;  
    * else if (updown) out <= out + value;  
    else out <= out - value;  
endmodule
```

fpga.googolia.com

حلیه ششم:

کوتاه:

۱. تقریب دانه‌های زیر به صورت بسیار مختصر:

ان ۱ synthesis

۲. Functional Simulation

۲. طراحی Inc1

طراحی Inc2 ! دیاگرام خوانی Inc1



```
module Inc1(In, out);
```

```
input [7:0] In;
```

```
output [7:0] out;
```

```
assign out = In + 1;
```

```
endmodule;
```

```
module Inc2(In, out)
```

```
input [7:0] In;
```



```
output [7:0] out;
```

```
* wire [7:0] w;
```

```
Inc1 X1(.In(In), .out(w));
```

```
Inc2 X2(.In(w), .out(out));
```

```
endmodule
```



```
module test (O, A, clk, ResetL);
```

```
output [8:0] O;
```

```
input [7:0] A;
```

```
input clk, ResetL;
```

```
* reg [7:0] r;
```

Example:

Counter18

```
module Co
```

```
output [7
```

```
input clk,
```

```
reg [7:0]
```

```
always @
```

```
if (Reset)
```

```
else
```

```
* else if
```

```
else out
```

```
endmodule
```

fpga - google



always @ (posedge clk)



if (!ResetL) $y \leftarrow \phi$;

else $y \leftarrow y + 1$;

*assign $O = A + y$;

end module

* چون این تکرار می آید.



به محض تغییر در دیتا 0 تغییر می کند.

ولی 0 در هر دو بالا و در 0 تغییر می کند.



reg در این کاهش آفری شود.

```
module test2(O, Or, clk, ResetL, A, B);
```

```
output [3:0] O, Or;
```

```
input [3:0] A, B;
```

```
input clk ResetL;
```

```
*reg [3:0] Or;
```

```
assign O = A ^ B;
```

```
always @ (posedge clk)
```

```
if (!ResetL) Or <= 0;
```

```
else Or <= O;
```

```
endmodule
```

or خونی ff ← reg

reg در این کاهش آفری شود.


if (A)

اگر کدام از اینها غیر صفر باشد شرط برقرار است.

می توان جای assign و always را عوض کرد زیرا ترتیب مهم نیست.

shift Register

یک سری ff که به هم وصل شده اند.



وزارت بازرگانی شرکت بازرگانی دولتی ایران

وزارت بازرگانی شرکت بازرگانی دولتی ایران

```
always @ (A)
if (!ResetL)
else r <= 0;
assign O = A;
endmodule
```

clk

A

B

O

or



```
module sr (Out, In, clk, Reset);
```

```
Output Out;
```

```
input In, clk, Reset;
```

درباره نویسی بهتر این سرتا input نویسیم

```
wire w;
```

```
reg r1, r2;
```

```
always @(posedge clk)
```

```
if (Reset) r1 <= 0;
```

```
else r1 <= In;
```

```
assign w = r1;
```


```
always @(posedge clk)
```

```
if (Reset) r2 <= 0;
```

```
else r2 <= w;
```

```
assign Out = r2;
```

```
endmodule
```





```
module Sr (Out, In, clk, Reset);
```

=> آرکان در این لحظه امکان خود بر داری کن و یک ع بعد اخصاص بدو.

```
module Sr (Out, In, clk, Reset);
```

```
output Out;
```

```
input In, clk, Reset;
```

```
reg r;
```

```
reg Out;
```

```
always @ (posedge clk)
```

```
if (Reset) begin
```

```
Out <= 0;
```

```
r <= 0;
```

```
end
```

```
else begin
```

```
r <= In;
```


```
Out <= r;
```

```
end
```

```
endmodule
```

```
begin
for { ...
end
```

دقیق از begin و end استفاده می کنیم
نقطه خط اجرای خود می ران اجرای هر خط
تقریباً همین است.



تمام بویای always پیش از این.

```
always @ (posedge clk)
```

```
if (Reset) begin
```

```
...
```

```
end
```

```
else begin
```

```
end
```

```
assign
```

```
wire
```

```
reg
```

```
module
```

```
Output 0
```

```
input
```

```
wire w;
```

```
reg r1, r2;
```

```
always @
```

```
if (Reset)
```

```
else r1
```

```
assign w =
```

```
always @
```

```
if (Reset)
```

```
else r2 <= w;
```

```
assign Out =
```

```
endmodule
```

```
clk
```

```
In
```

```
r1
```


```
r2
```

```
Out
```




Exp:

تو لگو کنده عدد رقص رقص



```
module random (clk, Reset, 0);
```

```
input Clk, Reset;
```

Output $[3:\phi]$ over:

reg r_1, r_2, r_3, r_4

always @ (posedge clk)

if (Reset) begin

$$r_1 \leq 1;$$
$$r_2 \subseteq \emptyset;$$
$$I_3 \subseteq \Phi_j$$
 $r_4 < 1,$

end

else begin

$$r_1 = r_3 \wedge r_4$$



```

r2 <= r1;
r3 <= r2 & r1;
r4 <= r3;
end
assign O = {r4, r3, r2, r1};
endmodule


```

Counter

```

if reset
    0 <= 0
else
    0
    1
    2
    4
    8
    0

```



```

if (reset)
    0 <= 0;
else begin
    if (io)
        0 <= 1;
    else
        0 <= 0 * 2;
end module

```

```

0 <= {0[2:0], 0}
0 <= 0 < 1

```

رابطه $0 \leq 0 \times 2$ می توان نوشت

Exp

clk

Reset

وزارت بازرگانی شرکت بازرگانی دولتی ایران

وزارت بازرگانی شرکت بازرگانی دولتی ایران

module rand

input clk, reset

output [3:0]

reg r1, r2, r3;

always @ (posedge clk)

if (reset)

r1 <= 1;

r2 <= 0;

r3 <= 0;

r4 <= 1;


end

else begin

r1 = r3 ^ r4;



در shift reg بهای = از = استفاده شود، مدار به شکل زیر درمی آید:



فرم افزار:
 باک editor خاص، کد در پلاک می نویسیم.

فرم افزار: syn plify

می خواهیم همین کنیم که FPGA برای طرح FPGA ستر شود. ۱. Add-file برنامه Verilog

را به پروژه اضافه می کنیم.

کل عمل ستر انجام می شود → Run → Save

سستر ۲ مرحله دارد:

۱- کد در پلاک تبدیل به مجموعه اتدگیت می شود (مثلا که RT2)

در این مرحله ساختار FPGA، حجم بیت.

در مدل می دهد

با طبقه ری ⊕ شکل مدار را به مای دهد شکل مدار که ستر شده است.

در مرحله ۲ با بدین ساختار رادری FPGA، map کند که در اینجا optimizing هم انجام می شود

در واقع بر اساس الگهای از به FPGA، مدار را با به ساری می کند. اگر آن اطلاعاتی در



حورء placement اینهاری FPGA و routing بین آنها نداریم .

اینجا یک فایل text با یوند edd اضافی بود که این در دردی مرصه جگه است .

می توانیم بگویم از FPGA تعین کنیم و بگویم که مدار قرار است چگونه سمت دیگر قرار گیرد .

Xilinx ISE

در این محیطی توان کرد نوشت که در امستر کرد رفیت ری FPGA .

که می روزه می سازیم و نوع FPGA را تعیین می کنیم .

Right click → Add source

می توان ISE را طوری تنظیم کرده بود که مستر شده simplify را صادر کنید .

که HDL تبدیل شده Technology Schematic

implement Design $\xrightarrow{\text{right click}}$ run ⇒ Routing & Placement

Generate programming file ← routing بین آنها را انجام می دهد

حاشی با یوند باط . تحلی می دهد که می توان آنرا مستقیم ری FPGA رفت .

! FPGA Editor می توان داخل FPGA را دید .

* اگر بخواهیم صفحه کنیم که هر کدام از یونتهای ری کدام یار FPGA قرار بگیرد چون شده ری بود در یونیه FPGA را باید device خاص متصل در نامیم . در همین user constraint



ما نرم افزار plan-ahead محل پایه های FPGA را تعیین کنیم.
حرکت ریزورت ها را کنیم و سایر دریم ری پایه های FPGA.

جلسه هشتم
کوشش ۳:

۱- در طراحی FPGA در مرحله Implementation چه کاری انجام می شود؟

مرحله ای که design دارای FPGA می ریزیم کاری که در این مرحله انجام می شود placement است که در بر ساری است که ما می توانیم در این مرحله بعد routing است که در سیم کشی بین ما می توانیم می شود.
place & route

۲- یک واحد Accumulator طراحی کنید.

```
module Acc (Out, In, clk, ResetL);
```

```
output [31:0] Out;
```

```
input [15:0] In;
```

```
input ResetL, Clk;
```

```
reg [31:0] out;
```

```
always @ (posedge clk)
```


```
if (! ResetL)
```

```
out <= 0;
```

```
else
```

```
out <= out + In;
```

```
end module.
```



در بلوک begin-end هیچ چیزی نمی توان

assign کرد.

```
wire [31:0] w;
```

```
assign w = Out + In;
```

```
always @ (posedge clk)
```


```
Out <= w;
```




* از assign نمی توان در بلوک always استفاده کرد!

always ...

$r \leftarrow r + In;$



assign out $\leftarrow$ r;

example: shift reg

reg r1, r2;

always @ (posedge clk)


begin

$r_1 \leftarrow In;$

$r_2 \leftarrow r_1;$

end

assign out = r2;



Numbers in Verilog:

اسمبلی (هدی) در دریاک به راحتی می توان استفاده کرد.

assign w = A + 1230;

گاهی اوقات ممکن است بخواهیم تعداد بیت های یک عدد مشخص کنیم یا عدد را در بای ۲ مشخص کنیم

assign $\underbrace{w}_{32} = \underbrace{out}_{32} + \underbrace{In}_{16};$



برای تشخیص کردن یک عدد، به صورت زیر عمل می‌کنیم:

8' d 124

8' b 01111000

8' h 7c

علاوه بر تشخیص کردن، تعدادات نام در نمایش دسیمال:

wire [7:0] w;

wire [15:0] a;

Output [15:0] Q;

assign Q = a + { 8'd 0, w };

اگر کارتون را انجام ندهیم، در مرحله synthesis یک warning خواهیم داشت ولی خود synthesizer این کار را انجام می‌دهد.

* در پایان هیچ ضروری در مورد عدد منفی ندارد و باید خود طراح (مثلاً شکل ۱۲) را در نظر بگیرد.

8'b 1 → 8'b 00000001

اگر تعداد بیت‌های نوشته شده بیشتر از تعداد بیت‌های تشخیص شده بود ؟

8'b 11110000

8'h f 0

{ 4'b 1111, 4'b 0 } = { 4{ 1'b 1 }, 4'b 0 }




* زمانی که خواهم تعداد بیت را به صورت دقیق مشخص کنم از تکبیت خون استفاده می‌کنم

Octal Representation $\rightarrow 8'017$

نویسیم w چه حالت‌هایی ممکن است داشته باشد؟

w
-1
 ϕ
 z
 x

هیچ module آنرا drive نمی‌کند
بین زین module آنرا drive نمی‌کند



```
module counter (out, clk);
    output [7:0] out;
    input clk;
    reg [7:0] out;
    always @ (posedge clk)
        out <= out + 1;
end module
```

این بزرگ‌ترین عدد است زیرا در ابتدا مقدار از 0 به out مشخص نیست و x است و با گذشت زمان هم چنان x باقی می‌ماند.

8' d 124

8' b 0111

8' h 7C

wire [7:0]

wire [15:0]

output [15:0]

assign Q = 0

مقدار دلی خود

8' b 1 $\rightarrow$ 8

8' b 1111 00

8' h f 0

{ 4' b 1111, 4' b 0000 }



همواره باید در لوگهای که با داریم از سیگنال Reset استفاده کنیم

مثالی جهت نشان دادن نحوه جدید از assign :

Example


```
module mux2(out, In1, In2, C);
```

```
input In1, In2, C;
```

```
output out;
```

```
assign out = (C) ? In1 : In2;
```

```
endmodule;
```



Procedural Continuous Assignment:

assign $S_1 : S_2$ = (شرط) = خروجی


Example

```
assign out = (C == 0) ? In1 :
```

```
(C == 1) ? In2 :
```

```
(C == 2) ? In3 :
```

```
In4;
```



```
out = (cond1) ? ... :
```

```
(cond2) ? ... :
```

:()

* نکته ضروری که در صورتی که هیچ کدام از شرطها برقرار نباشد این مقدار همی انجام می شود.



Example:

روش دیگر برای نوشتن mux2

```
module mux2 (out, In1, In2, C);
```

```
output out;
```

```
input In1, In2, C;
```

```
* reg out;
```

```
* always @ (In1 or In2 or C)
```

```
if (C) out <= In1;
```


```
else out <= In2;
```

```
endmodule
```

* هر کدام از سیگنالها هر تغییری کردند که بعدی احرار می شود. و با تغییر هر سیگنال بلافاصله خروجی تغییر می کند و واقعاً مانند assign است

فرض در FPGA یک بایس مشترک داریم که میز ماژول به سه من من هستند و میز ماژول آنرا drive می کند در هر لحظه فقط یک ماژول آنرا drive می کند در این حالت در خروجی ماژول باید یک

بازرسی حالت داشته باشیم



منی شدن در اینجا آنرا به صورت output نوشتن برادر این حالت دائماً خروجی را drive می کند

Example

```
module m
```

```
input In1
```

```
output out
```

```
assign out =
```

```
endmodule
```

Procedural

assign

Example

assign out

out = (con

(con



assign $w = (c) ? 1 :$

$(B) ? \phi :$

$1' b z :$