



۱۴۰۰ مهر ۲۰۲۱
۱۸/۱۲/۲۰۲۱

دریکر fork-join، همه دستورات همچنان اصلی نمودند.


در طایفه از begin-end و \Leftarrow استفاده نمود.

جلسه دوره هم:

موضوع محض:

بروگل خصی که در شکل استادهای شور TCP/IP است. عبارت packet های که بارهای ارسال

بی نیم پهلو هستند. مرغعت مسیرهای روزمره رفز در حال افزایش شده است. ساخت افزایشی خواستم در تجارت
packet های را با سرعت بسیار بالا ببرد نمود. در حال حاضر این کارها تو سطح TCP نخانمی شود.



بعضی اثوار کامپیوتر TCP/IP آنکه در نظر نمی‌شوند.

با این اثوار مطلع شدیم، توان هدر رفته توپوت CPN افزایشی داشت. اگرین از این ساخت افزایشی
پایه سازی TCP/IP استادهای نیم هم توان هدر رفته توپوت CPN افزایشی داشت. هم بر عینها

الاتری نی توانم داشت یا نم.

پایه سازی سخت افزایی TCP/IP

TCP/IP Hardware Implementation



What is a node? What is a packet

وچیز TCP/IP stack

حال کھا رہے ہو تو سخت افسوسی کا ہوا کہدیں۔

برای حداکثری از خواصی TCP/IP را در صورت سخت- افزایی باید نگیری.

FIR Filter

مئون سی

Average


Counting

SRAM

مودودی

درویش

سچی نندیاڑل هارا جد احدا طراھی نند و عبید حازرل حل .



الستيمولاتور *stimulator* شعلة فتح رجيماندرا اسليوب حي كم

مارک سندت مارکوها و اسرا می تقدیر حالت در دری دستی عجی توان درستی سازی از این تلید استادهای نظر را کنکا جهانگردی

TCP/IP



دیگرین شرایطی کی تاریل دستی طراحی یعنی از نسل سه‌می موردنظر خواهای ایجاد کند.

بر این مجموعه (در تاریل)، test bench بخوبی.

test bench (test fixture)

این DUT باشد synthesizable باشد چون مابین قابل پایه‌سازی برای FPGA و سیبل برآورده باشد.
وی tester را نیز دارد \Rightarrow قادر به من رساند در test مارکات بستری خواهد
درست کرد عمارت‌ساز.

۱) هواره‌ها مبتدا رضی لذتی ملیپلیکاتور را reset لایام . وی در اینجا یک کان از initial
استاره‌گرد.

کنترل initial اولیاً در راه اجرای مشود.

```
initial
begin
    a = φ;
end
```

```
initial
fork
join
```

فرض کنید در مکان دیگر دیگریم متلب نخواهیم - C, B, A را مبتدا ثابت ندیم.

```
module Tester (A, B, C, out);
output A, B, C;
input out;
reg A, B, C;
initial
```



begin

$A = 1; B = \emptyset; C = 1;$

end

endmodule

حرکاتی هم در بین fork-join و begin-end است اما کم تحریر های داخل بینوں ممکن باشد.

از initial هر یک در بینوں اصلی است اما نیم زمانه ایجاد نمی شود.

فرض نماید در بینوں در زمانی مغایل ۱۰۰ ns صادر برای خوان کم

۳
سیان آندر

initial begin

$A = 1;$

$B = \emptyset;$

$C = 1;$

#100

$A = \emptyset;$

$B = 1;$

$C = \emptyset;$

end

در مشاهده

test beach

دستگاه برآورده است.

ات بستری خواهد

باید کوچک باشد.

وزارت بازرگانی شرکت بازرگانی دولتی ایران

initial

begin

$a = \emptyset;$

end

module

output A

input out

reg A,B,C

initial



از آنچه سیرین توان در بلوک اصلی استفاده کرد نزدیک همچو عبارت مداری ندارد.

Exp:

initial begin

$A = \emptyset;$

50

$A = 1;$

100 *
100.01

$A = \emptyset;$

20

$A = 1;$ ← بعد از ۱۰۰۰۵ اولین بلوک

end

طایر واحد آخرین بلوک را در اینجا برای شرح کنم

'timescale 1ns/1ps وقت

تبلیغ module کیم

'timescale 100ns/1ns

'time scale 1ps/1fs

هر دلیل سازند default time scale در درای AHDL سریع میگشت

آندر بلوک time scale ، تبلیغ از خطا نمایند ، time scale ، testbench ، یا شف



کم رای عالی module های خود را

خرنگ نه خواهیم داشت و تبدیل کنم

\timescale 1ns/1ps

module CLKGen (clk);

output clk;

reg clk;



initial begin

clk = 0;

forever # 20 clk = ~clk;

end

endmodule



آی های اجزای خود

initial begin

clk = 0;

end

always begin

20 clk = ~clk

end

endmodule

رشید

وزارت بازهای شرکت بازهای دولتی ایران

عازمی / درجه آزادی کرد را ملکیت ایامی دارد.



اکریا فنرینز زبان سهی سازی صدیعی رفت

module A;

reg a,b,c;

initial begin fork

#1 a=2;

#2 b=3;

end join

initial begin

#2 c=a;

end

end module

	1	2	3	4
a=2				
c=a			b=3	
c=2				
a=2		b=3		
c=a				
c=x		a=2		b=2

اگر عنصر داری کن و بعد از آن باید تغییر بده

intra- assignment delays:

a = #1 2;

اگر این درست ins طلبی کند

* a = #3 2; → c=x

(ریج 3، عنصر داری نیست)

#3 a=2;

a = #3 2;



initial begin

$a \leftarrow \#3$;

$\#2 \quad b \leftarrow 3;$

end


2	3		
$b=3$	$a=2$		

حل عبارت سری از زل:

reg [31:0] r; counter

reg a;

-5



$x \quad x \quad x \quad x \rightarrow a$ کلک

در 20 را نشان کنیم

T
clk
20 MHz

Reset

→ 5 MHz

T'

$$\frac{20}{5} = 4 \rightarrow \left\{ \begin{array}{l} \text{دسته بندی مدار بین اند} \\ \dots \\ \dots \end{array} \right. \rightarrow \frac{4}{2} = 2 \rightarrow TH = 2-1=1$$


چنانچه

$$\frac{20 \times 10^6}{1} = 20 \times 10^6 \rightarrow \frac{20 \times 10^6}{2} = 10 \times 10^6 - 1 = 9999999$$

module M (o, Reset, clk);

output o;

input clk, Reset;



Parameter TH = 1;

reg [31:0] r;



reg a;

always @ (posedge clk)

if (Reset) begin

r <= 0;

a <= 0;

end

else begin

if (r == TH)

r <= 0

else

r <= r + 1;

if (r == TH)

a <= a;

end

assign O = a;


end module

دراگه کافی است که در هر دو نمونه در مدار تاخ را در مدار اسیر بذلک آنها برای TH تغیری رسم

TH می تواند در دری آید. (دیگر کارون شرکاسن های مختلف)



6. خروجی اولارچم







max فرکانس ایدز فرکانس پايس ساعت كمتر باشد نهایايد باير هاي پايس ساعت اين آنچه

را يخواهیم

ایده طراحی،
در reg می‌باشد . clk را کن تقدیم کنیم و در دری پايس را بآهای رسم



module D(Detect, clk, Reset, Pulse);

input Pulse, clk, Reset;

output Detect;

reg r1, r2;

always @ (posedge clk)

if (Reset) begin r1 <= φ;

 r2 <= φ;

end

else begin



```


 $r_1 <= \text{Pulse},$ 
 $r_2 <= r_1;$ 
end
assign Detect =
     $r_1 \& (\neg r_2);$ 
endmodule

```

بعضی وقتها تأثیر رایی مجموعه است

هزار پایس نسبت به clk اکثرین وقت دخول ایست در نامی set up time فلایپ فلاپ
اول رخ عدد در ترکیب خروجی فلایپ فلاپ یک دچار زیان می شود.

محدود رایی پیغام مدخل بینی کنید که رایی خواهیم داشت بلطف هم، حسنه رایی کنید




دوام بازه باید حدودی ثابت شده باشد.

برتر زیان رسیدن در حالت پایه ای که زیاد مدخل ساعت است.



چهار خود پالس است اسکرم و



جمع هفتادی با پرس پالس ساعت تا بودن از را

اگر خردی را ۷۷۲ دویم سُلْطُن عَمَرِی سُرَد



وزارت
علم و تکنولوژی
و عالی تحصیل

: AHDL نسخه

version : 8.2

main installation : click & next

: crack (ساخته) AHDL نسخه

license : node locked

ibfs: 32.dll → copy: system 32 : paste

run:

license.dat → Dat (AHDL نسخه)

environment variable : درایورهای ایندکس از این نسخه AHDL است

my computer → properties → advanced → continue

new → LM - LICENSE - FILE: Address: سرور

نام: کارکرده فرادرس

: synpatch نسخه

license : node locked

synpatch → bin (synpatch نسخه)

// نام: نصب نموده synpatch نسخه



بايد ID را در شرکه اطلاعاتی خود داشت (اعونی کلمه hose Id)

license

run : cmd : ip config

find & replace : save

expiration date : 2010 → 2012 : save

در سیستم user اهمیت زننده دارد درینجا user در environment var.

نرم افزار VMWare رایانه های کاربردی را برای کاربر نسبت به محیط تولید می کند.

در این نرم افزار کارهای تلفنی را خواهیم کرد.

آسانی با نرم افزار : model sim

مزایا : جویی - efficienct - برای پروژه های بزرگتر

نرم افزار آسانی ساز شرکت Xilinx / ISE کتابخانه ساز کاربردی

model sim win 32 6.5

mg keygen 2002

file save as



model sim

در دری خروجی ها را حکام تعریف اطلاعاتی سازد و تعریف نمایم.

```
'define WIDTH 8
output reg [`WIDTH-1:$] outs;
```

التبیینی تکن پورت ها را جدا کانه تعریف کرد.

اسم فایل verilog راهنمایی module نداشتم.

کوپی سازد و روی ترتیب زدن این module بی نویسیم که در سازد و مدد حابی در دری خروجی ها کاربر عرض نمایم.

خط است که می توانیم صدای کاره سازیم درستگان تائجها را خواهی نمایم و بعد

```
'include "defines.v"
```

عمل نمایم من می خواهم آنها

در دری time scale

```
'timescale 1ns/1ps
```

```
module Counter-tester (input [`WIDTH-1:$] outs;
output reg clk
```

Reset

Load

[`WIDTH-1:\$] Load values;
up down;



//clk

initial begin

Clk = \$0;

forever # 10 Clk = ~Clk;

end

//Reset

initial begin

ResetL = 0;

50 ResetL = 1;

end

//Load

initial begin

Load = 0;

Load value = 0;

1000

Load = 1;

Load Value = \$random();

30

Load = 0;

1000

Load = 1;

Load value = \$random(\$time);

30

Load = \$0;

end

وزارت نیازگانی شرکت نیازگانی دولتی ایران



' updown

initial begin

updown = 1;

#5000

updown = \$0;

end

end module

برای بیان درون دستورالعمل.

' time scale 1ns/1ps

' include "defines.v"

module top;

wire [`WIDTH -1:\$0] out, load, values;

wire clk, resetL, Load, updown;

counter-tester TesterAns (.out(out),

.clk(clk),

.ResetL()



کم کم compile از Add define چنین چن ترتیب آنرا

compile → compile properties →

file درگذش را تغیر رسانید در میان حاوی در میانه modelsim را تعیین کنید
کسی کسی نیست تا در error بگیرد.

> vlog hdl/*

همه ماده های داخل hdl folder را طبقاً بخواهد.

> vsim

برای شبیه سازی استارت می شود.

start simulation → unmark enable optimization

> run 100ns

شبیه سازی run می شود.

کارکردن در سطح انتہای سریع zoom بر

> quit -sim

پایان شبیه سازی را

آنرا خودم حاصل کردن شبیه سازی تولیدی شود را ذمہ نکنم



integer fileH;

//make a new file to write data to

Initial begin

fileH = \$fopen ("data. ", "w")

سازنده داده ها update

always @ (posedge clk)

\$fwrite (fileH, "value : %d \n", out);

را در هر بار نیز سعی می کنید خالی

>vlog hdl/*

>vsim -top

>add wave [sim:/top/*]

در هن دلیلی data را فرض کردیم برای modelsim ساخته شد
برنده

>vlog hdl/*

vsim -novopt top

add wave [sim:/top/*]

run 5200 ns

ان های این دستورات نظریه ای دارند run.do دستور زیرخانی دستور do run.do نوشته اطلاعی شد



آمروز اصم متادر (نطال خلنده سرور در صفحه می بیند) زنگی داشت اما برند
ذخیری کنم dat

```
initial begin
integer readH;
read = $fopen ("input", "r")
$fcant (readH, "%d\n", Load value)
```

حلبیه چهاردهم:

عوچیع چیع :

وچنیک آزادی سکانی ای خواهیم داشتم کاری در سهول آبی ایامی داشتم این امرت کردیک چتنی
آزادی سکانی که scale آن باشیم به مردم سخنی شود آزادی سکانی را ایامی داشتم.

عاجی پری رای تو ان در VLSI انجام داد.

MEM: Micro Electrical Mechanical Device

صیپ VLSI محوری تعلقی نکند ایم الکترونیم فعل هست.

محوری ترانس VLSI scale ۱) معلمات ایجاد مرد
۲) کربای تاب نترن
۳) ستار بخط ای

خاصیع MEM مدار فوق کار.



میتوانیم این روش را **Lab on a chip** نامیدیم.

محم جون سوردنیا ز سایر کاهش های باددهم چیزی خیران می ساخت سایر زاری های آن را خام دارد.

حمد لله رب العالمين رب الصلوة والصلوة رب العالمين

Lab on a chip & FPGA

Lab on a chip → FPGA استوکی

در صله بعد - طراحی دستگاه lab on a chip

مُصْنَعٌ أَنْتَ حَلِيْسٌ

CORE

خليٰ دمھا جيئي ائماڻوں موردنچه اس تو سطح درساڻ ان نوئيٰ سرداراند۔ بعضی دمھا اسی حاڙزجها

راچان دعویٰ و معاہدہ برائست.

بعضی دفعه میگیرد Design طبق است زیرا هرچند از سازنده رایجتر طراحی نیست و حتی ممکن است Design این عنوان بقیه از طرحان مشهور سازنده بیشتر باشد.

طاعی up-down از مالک درج یعنی آنچه می‌باشد.



پاسخی A سینه‌ای حساب رعنایی
پاسخی B، A باشد اگر دایتی دایتی ۱/۵۰ است.


از B بسیر است.

دایتی ۱ اگر \leftarrow compare

اگر دایتی A شسته شود

۳ اگر مادی بزند،

دایتی ۳ دایم طرح را برای محبت تضمین کن.



figures folder

۲ dev-1 & dev-2 & dev-3 & total

اکاروک

hdl

sim

syn



module Detect (clk, ResetL Pulse, Edge);

input clk;

input ResetL;

input Pulse;

output Edge;

reg r1, r2;

always @ (posedge clk or negedge ResetL)

if (!ResetL) begin

r1 = 0;

r2 = 0;

end

else begin

r1 = pulse;

r2 = prod r1;

end

assign Edge = (r1 && !r2) ? 1 : 0;

end module

in(jalali) model-sim .do

File → change directory → dev1 → sim



روایی بین صفر و یک که می‌شود در

Library فایل های

vlib Detect

vlog -work Detect ..\hdl*.v

در پایان تر (جدول از کن رئی sim صفحه)

vsim Detect. Detect

quit -sim

ادزار سینتی

سینتی سازی - مرحله سینتی

Add file → dev1 → hdl → Detect → Add

→ Run

RTL view → fpga (برنامه درست شده)

Technology view → map .fpga over to Fpga
برنامه درست شده

الآن در اینجا دو دستور syn و dev

syn : سینتی
dev : دستور



Disable I/O insertion:

چن خروجی ها را فرست
FPGA

Save as measure.v → hdl

```
module Measure (clk, ResetL, Pulse, up, down, Edge);
input clk;
input ResetL;
output [31:0] up, down;
input Edge;
reg [31:0] up, down;

always @ (posedge clk or negedge ResetL)
if (!ResetL) begin
    up <= 0;
    down <= 0;
end
else begin
    if (Edge) begin
        up <= 0;
        down <= 0;
    end
    else begin
        if (pulse)
            up <= up + 1;
    end
end
endmodule
```



new → project file → syn

Add files → Measure .i.v(hdl)

ctrl + n → new file

module Result(clk, ResetL, Edge, Duty, Compare, WAU, WAD,
WBU, WBD)

input [31:0] WAU, WBA;

// duty

always @ (posedge clk or negedge ResetL)

if (!ResetL)

Duty <= 0;

else begin

if (Edge) begin

if (WAU == WAD)

Duty <= 1;

else

Duty <= 0;

end

end



v compare

always @ (posedge clk or

else begin

if (edge) begin

if (WAU > WBU)

compare = 1;

else if (WAU < WBU)

compare <= 2;

else

compare <= 3;

end

پیمانه رود: اعمال ۳ مارچ

```
module top(CLK, ResetL, Pulse A, Pulse B, Duty, Compare);
    input CLK, ResetL, Pulse A, Pulse B;
    output Duty;
    output [2:0] Compare;
```