



✓ تا اینجا سه ساعت کردم
۸۸/۱۲/۱۸
مهر

در بلوک fork-join، همه دستورات همزمان اجرای نموند.


در طراحی از begin-end و ← استفاده کنید.

جلسه دوازدهم

موضوع تحقیق:

پروتکل محلی که در شبکه استفاده می شود TCP/IP است. غالب packet هایی که صادر می شود ارسال

می کنیم CPU هستند. سرعت شبکه دارد به روز در حال افزایش است. با سخت افزاری می خواهیم که بتواند packet ها را با سرعت بسیار بالا ببرد و بفرستد. در حال حاضر این کارها توسط CPU انجام می شود.



TCP/IP stack : یعنی می شود کامپیوتر TCP/IP بگیرد و بفرستد.

ما با افزایش سرعت، توان هدر رفتن توسط CPU نیز افزایش می یابد. اگر من از یک سخت افزار برای پیاده سازی TCP/IP استفاده کنم هم توان هدر رفتن توسط CPU افزایش می یابد و هم به سرعتها

بالا تری می توانیم دست یابیم.

پیاده سازی سخت افزاری TCP/IP

TCP/IP Hardware Implementation



تاریخ: ۸۸/۱۲/۱۸
 نام: ...

packet ها چه شکلند؟ node های مختلف شبکه چه شکلند؟

در TCP/IP stack چه می شود؟

چون که چهار راه صورت سخت افزاری اجرا کند.

می خواهیم که های TCP/IP راه صورت سخت افزاری بیاید کنیم.

FIR Filter

Average

Counting


SRAM

بولینگ

در موتور

متریک ها:

می کنند ماژول ها را احداث طراحی کنند و بعد ماژول طی.



استادان stimulator شکل موج رنجها را انتخاب می کنیم.

بزرگ شدن ماژولها و استرین مقدار حالات مدوری دیگر نمی توان در شبیه سازی از این تکنیک استفاده کرد. (ملاحظه شود)

وزارت بازرگانی شرکت بازرگانی دولتی ایران

وزارت بازرگانی شرکت بازرگانی دولتی ایران

می کنند ماژول ها را احداث طراحی کنند و بعد ماژول طی.

سخت افزار برای ...

TCP/IP



در چنین شرایطی یک مادل دیکرطرافی می‌نویسیم که شامل سوئیچهای مورد نظر را برای بار کند.

مادل این مجموعه در مادل (test bench) می‌گویند.

test bench (test fixture)

DUT باید synthesizable باشد یعنی باید قابل پیاده‌سازی روی FPGA و تبدیل به گیت باشد.
وی tester لازم نیست. باید به همین دلیل در tester ما امکانات بیشتری خواهیم داشت که عبارتند از:

۱) حلقه‌ها استاندارد می‌گذرد مثلاً فیلدها را با reset انجام می‌دهیم. وی در اینجا می‌توان از initial استفاده کرد.

گذر initial اول اول در برنامه اجرا می‌شود.

initial

begin

a = 0;

end

initial

fork

join

فرض کنید در یک برنامه مثل خواصیم A, B, C سه مقدار ثابت داریم.

module Tester (A, B, C, out);

output A, B, C;

input out;

reg A, B, C;

initial



begin

A=1; B=0; C=1;

end

endmodule

! حتماً بخواهیم در بکور begin-end یا fork-join استفاده کنیم متغیرهای داخل بکور باید reg باشند

! از initial هرگز در بکور اصلی استفاده نمی‌کنیم زیرا قابلیت تبدیل به گیت را ندارد

فرض کنید در کد فوق در زمانی معادل 100ns به مدارها را عوض کنیم

اگر نخواهیم در verilog تأخیر داشته باشیم
3
تأخیر 3

initial begin

A=1;

B=0;

C=1;

#100

A=0;

B=1;

C=0;

end

در مثال قبل

وزارت بازرگانی شرکت بازرگانی دولتی ایران

وزارت بازرگانی شرکت بازرگانی دولتی ایران

test bench

و تبدیل به گیت باشد
تأخیرهای خواص

initial

initial

beg

a=0;

end

module

output A

input out

reg A,B,C

initial



از آنجایی که می توان در بلوک اصلی امتحان کرد زیرا هیچ معادل مداری ندارد.

Exp:

initial begin

A = 0;

50

A = 1;

100 * 0.01

A = 0;

20

A = 1;

end

عدد 100ns برای شروع

باید واحد آخر زمانی را در ابتدای برنامه مشخص کنیم.

\times timescale 1ns/1ps


قبل از بلوک module می آید.

\times timescale 100ns/1ns

\times time scale 1ps/1fs

خودتیه ساز یک time scale default در درگاه برای AHDL مورد استفاده است.

اگر در بلوک testbench قبل از فراخوانی module ها، time scale را مشخص



مريض کند بخوابیم یک clk تولید کنیم

تای بهالت احرای شود.

روش هم

```
initial begin
    clk = 0;
end
always begin
    #20 clk = ~clk;
end
endmodule
```

در always عبارتی که بعد از آن می آید را دلیلی ثابت انجام می دهد.



اگر تا آخر نمود زمان شبیه سازی طبعی رفت

module A;

reg a, b, c;

initial begin fork

#1 a = 2;

#2 b = 3;


end join

initial begin

#2 c = a;

end

end module



الآن نموداری کن و یک انوشانه بعد تخصیص بده

intra-assignment delays:

a = #1 2;

اجرای این دستور 1ns طول می کشد

* a = #3 2; → c = X

#3 a = 2;

در خط 3، نموداری می کشد

a = #3 2;




initial begin

a ← #3 2;

#2 b ← 3;

end





کل عمارت سری اول:

reg [31:0] r;

counter

-5

reg a;



یکپل

بازر 20 را تقسیم کنیم



چند بار منبری بشمارد

$$\frac{20}{5} = 4 \rightarrow \left\{ \begin{array}{l} \text{دیکل بعضی که کلار باین است} \\ \rightarrow \frac{4}{2} = 2 \rightarrow TH = 2 - 1 = 1 \end{array} \right.$$

$$\frac{20 \times 10^6}{1} : 20 \times 10^6 \rightarrow \frac{20 \times 10^6}{2} = 10 \times 10^6 = 1 : 9999999$$


module m (o, Reset, clk);

output o;

input clk, Reset;

Parameter TH=1;

reg [31:0] r;



وزارت بازرگانی شرکت بازرگانی دولتی ایران




```
reg a;  
always @ (posedge clk)  
if (Reset) begin  
    r <= 0;  
    a <= 0;  
end  
else begin  
    if (r == TH)  
        r <= 0;  
    else  
        r <= r + 1;  
    if (r == TH)  
        a <= ~a;  
end  
assign o = a;  
end module
```

در ادامه کافی است یک کد دیگر بنویسیم در بار تابع را با در بار استریدیت آمده برای TH تغییر می دهیم

TH می تواند در دردی باشد. ! (در دردت کردن فرکانس های مختلف)




6. فوق العاده مهم





max فرکانس باید از فرکانس پاس ساعت کمتر باشد زیرا باید باله های پاس ساعت این اتفاق را منع کنیم.

ایده طراحی: در reg می نداریم، clk را به آن متصل می کنیم و در دردی پاس را به آنهای دهیم



```
module D (Detect, clk, Reset, Pulse);  
input Pulse, clk, Reset;  
output Detect;  
reg r1, r2;  
always @ (posedge clk)  
if (Reset) begin  
    r1 <= 0;  
    r2 <= 0;  
end  
else begin
```



```

r1 <= Pulse;
r2 <= r1;
end
assign Detect =
    r1 & (~r2);
endmodule


```

محیطی و قضا تا آخر برای ما مهم نیست

انگیزه ای در شکل:

زیرا یا پس نسبت به clk آخرین است و ممکن است در $setup\ time$ فلیپ فلاپ اول رخ دهد در نتیجه خروجی فلیپ فلاپ اول دچار نوسان می شود.

معمولاً برای رفع مشکل، گیتانی را در می خواهیم به مدار بدسیم، چسبتری کنیم.




تأخیر بازه باید مددی ثبت شده باشد

تأخیر زمان رسیدن به حالت باید از کمترین سطح ساعت است



جهاز خود پالس استاده کردم ؟



هیچ خبری با لیم یاس ساعت وجود ندارد

اگر خدای را ۲۴۴ درهم مثل متری بود



بنام خدا
علمه سرور است

بررسی هک ANDL :

version : 8.2

main installation : click & next

سپار هک ANDL برای crack :

license : node locked

ibf5: 32.dll → copy : system 32 : paste

run :

license.dat → Dat (ANDL کردن)

environment variable

در این مرحله باید ANDL اِلایا بد اُرنایند :

my computer → properties → advanced → continue

new → LM - LICENSE - FILE : Address : مقدار

مقدار : آدرسی که license قرار دارد .

بررسی هک synplify :

license : node locked

synpatch ^{copy} → bin (synplify هک)

روی synpatch کلیک می کنیم تا اجرا شود .



باید کارت شبکه را داخل license بگذاریم . (hose id را عوض می کنیم)

license

run : cmd : ip configure

find & replace : save

expiration date : 2010 → 2012 : save

environment var در سطح سیستم در user اعم فرق می کند چون یک user داریم

نرم افزار vmware برای تون برای کارت شبکه آماده کرد و از کارت شبکه مجازی تولید می کند .

داده های نرم افزارهای تکنیکی را توضیح می دهیم .

آشنایی با نرم افزار model sim :

مزایا : قوی ، efficient ، برای پروژه های بزرگتر

نرم افزار استاندارد شرکت xilinx که با LSE کاملاً سازگار است

model sim win 32 6.5

mg keygen 2002

file save as



کار با model sim:

در دردی - خروجی ها را حکام تعریف انجامهای سازد تعریف می کنیم

```
`define WIDTH 8
output reg ['WIDTH-1:0] out;
```

البته می توان پورت ها را جداگانه تعریف کرد

التم فایل verillog را همان التم module می نذاریم

یک سازد برای تست کردن این module می نویسیم که در سازد جدید جایی در دردی ها خروجی ها کاملاً عوض می شود

هکتر است که فایل جداگانه می سازیم و در آن شایعاً را فرض می کنیم و بعد

```
`include "defines.v" !
    نقل و حرکت من تا اینجا
```

time scale در دردی برنامه فرستادن مسود !

```
`timescale 1ns/1ps
```

```
module counter-tester (input ['WIDTH-1:0] out;
```

```
output reg clk
```

```
ResetL
```

```
Load
```

```
['WIDTH-1:0] Load values
```

```
up down;
```



//clk

initial begin

clk = 0;

forever # 10 clk = ~clk;

end

// Reset

initial begin

ResetL = 0;

50 ResetL = 1;

end

// Load

initial begin

Load = 0;

Load Value = 0;

1000

Load = 1;

Load Value = \$random();

30

Load = 0;

1000

Load = 1;

Load Value = \$random(\$time);

30

Load = 0;

end



1. updown

initial begin

updown = 1;

#5000

updown = 0;

end

end module

برای من کردن در شاتل

'time scale 1ns/1Ps

'include "defines.v"

module top;

wire ['WIDTH - 1:0] out, load, value;

wire clk, resetL, load, updown;

counter - tester TesterAns (.out(out),

.clk(clk),

.ResetL()



Add / define می کنیم چون قرار نیست اگر compile کنیم.

compile → compile properties →

file که در آن constant را تعریف کرده ایم در همان جایی که پروژه model sim را تعریف کرده ایم
کپی می کنیم تا در error نکرده.

> vlog hdl /*

همه فایل های داخل folder . hdl را کامپایل می کند.

> vsim

برای شبیه سازی آماده می شود.

start simulation → unmark enable optimization

> run 100ns

شبیه سازی run می شود.

ما که کنترل در محیط شبیه سازی می توان zoom کرد.

> quit -sim

پایان شبیه سازی را (end simulation)

اگر نخواهیم قادر به کار در شبیه سازی و تکدی می شود را از صفحه کنیم.



```
integer fileH;
```

// make a new file to write data to

initial begin

```
fileH = $fopen("data.", "w")
```

مس از تقریب و مقدارهای مربوطه

```
always @ (posedge clk)
```

```
$fwrite(fileH, "value: %d \n", out);
```

out را در هر لبه بالادرنده ساعت می‌نویسد

```
> vlog hdl /*
```

```
> vsim -top
```

```
> add wave [sim:/top/*]
```

در همان لحظه‌ای که model.sim را ذخیره کرد نام یک folder به نام data ساخته شده است.
برنده

```
> vlog hdl /*
```

```
vsim -novopt top
```

```
add wave [sim:/top/*]
```

```
run 5200 ns
```

این ها را با نام run.do ذخیره کنیم و بعد از اجرای دستور زیر برای دستور

```
do run.do
```

نویس اجرا می‌شود



اگر می‌خواهیم مقدار valve (از فایل خوانده شود) در هر خط یک عددی نویسیم در آنرا می‌نویسند
dat ذخیره می‌کنیم.

initial begin

integer readH;

readH = \$ fopen ("input .", "r");

& fscan (readH, "%d\n", Load value);

سلبه چهاردهم:

موضوع تحقیق:

وقتی که ارزش‌های مشخصی می‌خواهیم انجام دهیم کاری که معمولاً انجام می‌دهیم این است که در یک فضای
آزمایشگاهی که scale آن با توجه به پرسش‌های مشخصی شود ارزش‌های را انجام می‌دهیم.

علاقی پرسش‌های می‌توان در VLSI انجام داد.

MEM: Micro Electrical Mechanical Device

چیپ VLSI مخفی تعدادی کیت نیم‌رسانا هم نقل هستند.

چگونگی توان در scale VLSI (۱) مدل‌های ایجاد کرد

(۲) گره‌های قابل کنترل

(۳) نتایج محاسبات

موضوع MEM موارد فوق‌تالیف.



موضوع Lab on a chip ، انجام پروژه‌های بزرگ در فضای کوچک است .

حجم خون مورد نیاز بسیار کاهش می‌یابد و هم چنین می‌توان محاسبات بسیار زیادی روی آن انجام داد .

حجم پردازش روی چیپ‌های VLSI و تکنیک‌های کنتری می‌تواند بالا باشد .

lab on a chip & FPGA

استاده‌های FPGA در lab on a chip

در صدد به طراحی دایرکت lab on a chip می‌پردازیم .

موضوع این جلسه :

CORE :

خوابی دیتا بخشی از ماژول مورد نیاز و ماژول دیگران نوشته شده است . بعضی دیتا این ماژولها

رایگان ، بعضی دیتا هزینه بر است .

بعضی دیتا می‌کند از Design خامی است زیرا هر بخش از ماژول را یک نفر طراحی می‌کند و ما فقط بخشی از Design را به عنوان یکی از طراحی‌ها شبیه سازی می‌کنیم .

طراحی up-down :


از بالا شروع به طراحی می‌کنیم تا به پایین می‌رسیم .



پالس های A و B گیت های ستاد بهم فرکانس
خود Duty (باشد اگر Duty Cycle پالس A، 150 باشد.

خود Compare ← 1 اگر
2 اگر B از A بیشتر بود
3 اگر مساوی بودند

موضوع کنید 3، developer دریم طرح را در 3 قسمت تقسیم کنیم.



folder های زیر را می سازیم

dev-1 & dev-2 & dev-3 & total
↓
hdl
sim
syn



```
module Detect (clk, ResetL, Pulse, Edge);  
    input clk;  
    input ResetL;  
    input Pulse;  
    output Edge;  
  
    reg r1, r2;  
  
    always @(posedge clk or negedge ResetL)  
    if (!ResetL) begin  
        r1 <= 0;  
        r2 <= 0;  
    end  
    else begin  
        r1 <= Pulse;  
        r2 <= r1;  
    end  
    assign Edge = (r1 & !r2) ? 1 : 0;  
end module
```

حال model-sim اجرای کند.

File → change directory → dev1 → sim



برای رنجین حاصل file های کتابی شدن که library می سازیم .

الهم رنجان برای library
vlib Detect

vlog -work Detect * / hdl /

فولدر پروژه را در (جایگاه کار نوی sim) می بینیم

vsim Detect . Detect

quit -sim

synplify , ابزار سنجش

سپارشیته سازی به مرحله سنجش می رسم

Add file → dev1 → hdl → Detect → Add

→ Run

RTL view → ترکیب fff در اینجا (بدون توصیف fpga)

Technology view → با توصیف fpga مدار در fpga map می شود

لازم نیست dev کدهای در فایل را به توصیف و عطا نشود syn

seelf : سنجش syn



Disabe I/O insertion:

چون خودی هاری fpga قرار می گیرد

Save as measure.v → hdl

```
module Measure (clk, ResetL, Pulse, up, down, Edge);
```

```
input clk;
```

```
input ResetL;
```

```
output [31:0] up, down;
```

```
input Edge;
```

```
reg [31:0] up, down;
```

```
always @ (posedge clk or negedge ResetL)
```

```
if (!ResetL) begin
```

```
    up <= 0;
```

```
    down <= 0;
```

```
end
```

```
else begin
```

```
    if (Edge) begin
```

انوار می دهد

```
        up <= 0;
```

```
        down <= 0;
```

```
    end
```

```
else begin
```

```
    if (Pulse)
```

```
        up <= up + 1;
```



new $\rightarrow$ project file $\rightarrow$ syn

Add files $\rightarrow$ Measure .v(hdl)

ctrl + n $\rightarrow$ new file

```
module Result (clk, ResetL, Edge, Duty, Compare, WAU, WAD,  
               WBU, WBD)
```

```
input [31:0] WAU, WBA,
```

```
// duty
```

```
always @ (posedge clk or negedge ResetL)
```

```
if (!ResetL)
```

```
Duty <= 0;
```

```
else begin
```

```
if (Edge) begin
```

```
if (WAU == WAD)
```

```
Duty <= 1;
```

```
else
```

```
Duty <= 0;
```

```
end  
end
```



if compare

always @ (posedge clk or

else begin

if (edge) begin

if (WAU > WBU)

compare = 1;

else if (WAU < WBU)

compare = 2;

else

compare = 3;

end

اصولین مرحله: افعال 3 مانتل 1

module top(Clk, ResetL, Pulse A, Pulse B, Duty, compare);

input Clk, ResetL, Pulse A, Pulse B;

output Duty;

output [2:0] compare;