تا سر این صفحه سند Scan صبک

جلسه نوزدهم:

هدف امروز کلا در مورد فلیپ فلاپ است. یک مدار با یک ff را implement می‌کنیم.

```
module Simpleff (In, out, clk, Reset)

reg out;
always @ (posedge clk or posedge Reset)
if (Reset)
    out <= 0;
  else
  out <= In;
endmodule
```

برای implement کردن یک پروژه جدید در ISE ایجاد می‌کنیم. و با Add Source کد و پایه‌ها را به پروژه اضافه می‌کنیم. حال implement می‌کنیم.

سپس FPGA Editor را می‌بینیم.

پایه ورودی FPGA نام PAD مشخص شده است.

IBUFG: بافری که پالس ساعت وارد می‌شود.

وزارت بازرگانی شرکت بازرگانی دولتی ایران

در FPGA بعضی از پایه ها را می توان به Clk متصل کرد. (فقط پایه های متصل به IBUFG)

صحبت در مورد کلاک اصلی است که در کل FPGA پخش شده است به شکل مسیر زیر:



BUFG: بافری که FPGA Routing Resource ها متصل می شوند.

لایه های مربوط به net کلاک از سایر لایه ها جدا است و باعث می شود سرعت بالاتری داشته باشیم.

می خواهیم فرکانس سیستم را روی 200MHz کار می کند.

User Constraint ⟶ Creat timing Constraint

clock Domains ربوط به کلاک

input

output

سیستم clock را به صورت اتوماتیک تشخیص می دهد.

Clk ⟶ double click ⟶ specify time : period of clk

فایل Ucf را می توان edit کرد. دوباره implement design را run می کنیم.

فرکانس ما با بالا بردن سرعت سوییچ ff تغییر می کند.

وزارت بازرگانی شرکت بازرگانی دولتی ایران

Console → place & Route report

slack : تفاضل بین تاخیری که ما می خواهیم و تاخیری که به آن می رسیم.

slack { > 0 برآورده می شود
< 0 نمی شود.

می خواهیم بدانیم آیا در مدار خروجی این FF، constraint نداریم.

طوری آن را implement کن که تاخیر مسیر در مدار بیش از 10ns نشود.

در FF تا پایه خروجی ، ، ، ، ، ،

synthesizer با نگاه کردن به event ها مشخص می کند کدام سیگنال است که بقیه سیگنال ها با آن trigger می شود.

FPGA پیاده سازی می کند و نقطه ای خواهیم رسید که به requirement های ما نیاز.

output → Double Click

*External clock to pad(offset out)

فاصله زمانی لبه بالا رونده clk روی پایه خروجی تا زمانی که داده در pad خروجی قرار می گیرد.



محل است اینجا نوسان کمیت را نشان دهیم

وزارت بازرگانی شرکت بازرگانی دولتی ایران

هیچ وقت * را بیشتر از یک پریود clk نمی‌گذاریم.

inputs → { In → Double Click
Reset



Clock Edge → ✓

single Data rate (SDR)

Double " " (DDR)

System synchronous: clk سیستم با FPGA برابر است.

External setup time (offset in)

تأخیر داده FPGA که بالاتر از clk

مقدار این Constraint همیشه نسبت پریود باید باشد.

حال درباره Design که implement می‌کنیم.

سعی می‌کند * که Constraint هایی که meet شده را.

وزارت بازرگانی شرکت بازرگانی دولتی ایران



این حالت خوبی در طراحی نیست . باید پریود کلاک را افزایش دهیم .

معمولا تاخیر خروجی نسبت به setup time عدد بزرگتری است .

تاخیر خروجی تابع سر clk ، تاخیر IO ، تاخیر net (خروجی IO) ، تاخیر کمی در راه خروجی است و بقیه تاخیر خارجی خود پایه FPGA است .

تا زمانی که constraint برآورده نشده ، می توان در حدود اعداد داده شده صحبت کرد ، آنها فقط تخمین هستند و می گویند اگر این طوری بشه خوب می شه

constraint های مختلفی هم تاخیری گذارند .

Black Bird :

سال ۱۹۶۲ تولید ، در سال ۱۹۶۴ اعلام وجود کرد ، تا سطح خوزستان می تواند پرواز کند .

سرعت : $35 \cdot km/h$

سیستم زمانی : کرنش سرعت

وزارت بازرگانی شرکت بازرگانی دولتی ایران

حالا می خواهیم یک 256bit counter پیاده سازی کنیم.

```
module simpleCounter(

always @(posedge clkN or posedge Reset)
    if (Reset)
        r <= 0;
    else
        r <= r+1;
assign out: r[255];
endmodule
```

FPGA Editor

256 تیپ فلیپ فلاپ زیر هم قرار دارد. clk به وسط FPGA متصل می شود. چرا؟

وزارت بازرگانی شرکت بازرگانی دولتی ایران

وزارت بازرگانی شرکت بازرگانی دولتی ایران



* اگر آن را این قطعه فلاپ کلاک خورد این لبه بالارونده 5ns بعد به فلیپ فلاپ بعدی می‌رسد.

! چون می‌خواهیم تمامی ff ها با تمامی شود همزمان کلاک بخورند، کلاک را این صورت تنش می‌کنیم.

اگر در FPGA Editor DELAY را شاردهیم تاخیر بالا بردن تا ff ها را شاهده می‌کنیم.

1.035
1.014

همه ff ها دقیقا همزمان clk می‌خورند.

clk : آخری درحد 1ns است.

skew درحد 0.02ns است.

clk skew :

آخری که با آن تفاوت آخر clk بقیه صفحه‌ای اندازی را دارد.

مطلب بعدی:

پردازی کنید داری توانند با آن کار کند هیچ ربطی به تأخیر ورودی و خروجی ندارد.

کوتاه:

در یک طرح FPGA ی یعنی مقدار offset in (یعنی تأخیر ورودی) 5ns ی یعنی مقدار offset out (تأخیر خروجی) 7ns است. با کم کردن کاری این طرح چه قدری تواند باشد؟





با کم کردن فرکانس که داری توانند با آن کار کند * به دست می آید.

وزارت بازرگانی شرکت بازرگانی دولتی ایران

وزارت بازرگانی شرکت بازرگانی دولتی ایران

از زمانی که clk ی خورد به مدتی طول می‌کشد تا داده به خروجی از پین ff برسد بعد آن به اندازه t_p طول می‌کشد تا داده به ورودی در پین ff ی بعدی برسد و مدت زمانی طول می‌کشد تا در پین ff، داده را capture کند.

t_d : از وقتی که clk آمد چه قدر طول می‌کشد داده از ورودی به خروجی برسد



$$\text{min Period} = t_d + t_p + t_s$$

اگر قبل از FPGA یک چیپ داشتیم و آن دو با یک clk کار می‌کردند آنگاه تأخیرهای offset ورودی و خروجی نیز مهم می‌شد.

چون In را یک chip دیگر drive می‌کند:

برای کسی که فرستنده است t_d مهم است. برای کسی که گیرنده است t_s هم است.

چه قدر وقت قبل اینکه لبه بالارونده روی ff برسد، باید داده stable شده باشد؟ جواب این سوال offset in را برای ما می‌دهد.

$$\text{offset in} = t_s + t_{In} - t_{clk}$$



معمولاً clk روی پایه FPGA کاری نداریم و فقط به clk روی ff ها کار داریم.

تعریف offset in در مورد نسبت به clk روی پایه است.

زمانی بالا رونده‌ای که روی دیتین ff است چه طور تا خروجی طول می‌کشد تا داده valid را خروجی قرار گیرد؟

$t_d + t_{out}$

offset out: $t_d + t_{out} + t_{clk}$

ff ها hold time هم دارند ولی چون بسیار کوچک است اکثر هرگز نظری نمی‌شود.

hold time : t_h : مدت زمانی که باید داده بعد از لبه stable باشد.

Example:



وزارت بازرگانی شرکت بازرگانی دولتی ایران

وزارت بازرگانی شرکت بازرگانی دولتی ایران

فرض برابر بودن $t_{clkFPGA}$ و $t_{clkSRAM}$:

min Period = 2 + 0.5 + 3

فرض $t_{clkFPGA} = 0$ و $t_{clkSRAM} = 0$



2 + 0.5 + 3 - $t_{clkSRAM}$

فرض وجود داشتن دو کلاک بودن $t_{clkSRAM}$ و $t_{clkFPGA}$

2 + 0.5 + 3 + $t_{clkFPGA}$ - $t_{clkSRAM}$

فرض کردیم که قطعا در SRAM می‌نویسیم و از آن داده می‌خوانیم

در عمل کاری می‌کنیم که t_{clk} ها همزمان باشند.



علت تأخیر: وجود داشتن بار خازنی بسیار زیاد در علت ff ها و ...

می خواهیم کاری کنیم که ↑ همزمان شوند



Allignment

Phase Compensation

همه FPGA ها الگایی دارند که این کار را انجام می دهد و ما در عمل صحا از این الگا استفاده می کنیم.

می توانیم کاری کنیم که تأخیر بین دو ساعت یکسان باشد.

ادامه نمازنده 256 بیتی جلسه قبل (پس از شاهده کارتون)

نرم افزار دیگری در ISE وجود دارد که برای زمان بندی به کار می رود:

implement design → place & Route → Analyze Timing

در timing Analyzer نشان می دهد در کدام مسیرها تأخیر بیشتر و مقدار مطلوب است و چرا؟

Tools → FPGA Editor

در FPGA Editor روی مسیر کلیک می کنیم و به طور اتوماتیک مسیر در timing Analyzer نیز نشان داده می شود.

وزارت بازرگانی شرکت بازرگانی دولتی ایران

وزارت بازرگانی شرکت بازرگانی دولتی ایران

net های carry chain ، FPGA همواره عمودی الگت .

چرا همه الگاها عمودی چیدن شده اند؟ تأخیر کمتر

در حلبه به الگان گفته شده به بدا اضافه خواهد شد و در نتیجه out offset کمتری شود زیرا تأخیر clk صفری شود

جلسه بیست و یکم :

توضیح :

کلاک FPGA ، set up time ff ها مربوط 2.1ns ی باشد تأخیر ff ها 3ns ی باشد

ماکزیمم فرکانس کاری حدودا قابل چه قدری تواند باشد؟



critical path :

سیری که بیشترین تأخیر را دارد .

$3 + 0.1 + 3 + 2.1 = 8.2\,ns$

clk skew :

تأخیری که بین لبه های ۲ ff رسیده به الگاها وجود دارد .

این طرح خوبی نیست زیرا pipeline stage باید دقیقا تاخیرهای برابری داشته باشد.

پس بهتر است بتوانیم از تاخیر موجود 4ns را بین ff انتقال دهیم.



Retiming:

بالانس کردن pipeline از لحاظ تاخیر توسط synthesizer رخ می‌دهد.

در هنگام استفاده از Retiming نتایج Functional sim و post route sim متفاوت خواهد شد.

همواره پالس clk را فقری نسبیم در کتابهای خود می‌دهیم.

علت باز کردن:

باعث می‌شود load طبقات بعدی این اپلیاتور نشوند در صورت باز نکردن باز روی اپلیاتور می‌افتد

و ممکن است دیگر روشن نکند یا به هاتر نباشد.



وزارت بازرگانی شرکت بازرگانی دولتی ایران

وقتی مرکز من خیلی باشد باید allign شدن به هاز یاد نیاز نداریم.

Delay Locked loop :

الگوی که در طرح اضافه می شود تا آخر مطلوب بحث allign شدن به هاز یاد شود

* اگر بخواهیم زیلی از پایه های FPGA ، CLK را به SRAM بدهیم ، بخواهیم SRAM Clk دقیقا مساوی FPGA Clk باشد.



* این خوبیت را دارد تاخیر ورودی را FPGA در نظر نگرفتیم.

ی توکن CLK روی بورد را Clk مربوط به FPGA همزمان کرد.

همه الگاهای Logic ، DLL دارند.

سائل timing ی توانند بسیار پیچیده شود.

اگر reset کنیم از lock دیگر نمی آید.

آخ جون کارتون

وزارت بازرگانی شرکت بازرگانی دولتی ایران

با نرم افزار ISE اداسی دیجیم:

کد شمارنده 256 بیتی رو می‌نویسیم:

create new project

new source ⟶ verilog module ⟶ counter

```
module counter (clk, reset, out);
input clk, reset;
output out;
reg [2:0] r;
always @(posedge clk or posedge reset)
if (reset)
    r <= 0;
  else
    r <= r+1;
assign out = r[2];
endmodule
```

حال design رو implement می‌کنیم.

design روی ⟶ right click ⟶ verilog test fixture ⟶ name ⟶ انتخاب سازه‌ای که می‌خواهیم تست کنیم.

implementation ⟶ counter

وزارت بازرگانی شرکت بازرگانی دولتی ایران

simulation ⟶ test_fixture → { behavioral / post route ✓

simulate post route & place

ISE خودش یک simulator داره که قوی نیست .

clk ی که می‌سازیم ، clk بافر که اسیلاتور تولید می‌کند .

counter_test_fixture ⟶ uut ⟶ clkBUFG ⟶ Add

این سیگنال clk روی پایه FPGA است .

می‌بینیم کمترین دوره clk فعلی 1.9ns تأخیر داریم .

می‌خواهیم clk DLL را اضافه کنیم .

user constraint ⟶ timing ⟶ { clk domain : 20ns / offset out : 20ns

حال دوباره implement می‌کنیم .

در کد تغییر می‌دهیم :

wire clkToDLL;

IBUFG inputClockIns (.I(clk), .O(clkToDLL))

الان می‌بینیم که clk به جای ورودی خود

وزارت بازرگانی شرکت بازرگانی دولتی ایران

DCM DCMIns (.CLKIN(CLK TO DLL), .CLKO (CLK TO BUFG)
,.CLKFB(myclk))

wire clk TO BUFG;

wire myclk;

BUFG bufgIns (.I(clk toBUFG),.O(myclk));

قبل از always اضافه می‌کنیم.

دوباره طرح را implement می‌کنیم.

simulate post place & route

اگر تعدادی از پایه‌ها را نخواهیم صدا بزنیم آنها را رها می‌کنیم.

خروجی BUFG را اضافه می‌کنیم.

حالا اختلاف زمانی 74ps می‌شود.

implement ⟶ reRun

اگر Constraint روی طی Clk to Out حذف شده بود به خاطر اختلاف ماز 90 می‌باشد.

وزارت بازرگانی شرکت بازرگانی دولتی ایران

(7.2) ... Clk to Out در این حالت بهترین حالت است.



10 - (1.9 + 0.7) =

... OFFset In در این حالت بیشتری شود.

project → right click → New Source → LPCore

→ Name: myclk manager → select → FPGA Feature & Design

→ Clocking → spartan III

spartan III data sheet سایز هم است (به عنوان یک) reference برای کار با

Digital clock Manager = DCM = DLL

DCM در این datasheet در

خروجی ها: CLK0, clk90, clk180, clk270, Clk2x, clk2x180, clkDV
(خروجی در دو برابر فرکانس) (نقطه تقسیم)

ClkFx, Locked, Status [7:0]

فرکانس ورودی × M/N
DLL وقتی Locked باشد

$2 < M, N < 32$

تنها خروجی کردن FB می‌توان داشت CLKFX می‌باشد.

می‌توانیم ساعت ورودی را هر چندتایی ضلجوا بیم شیفت بدهد (مثلاً 60°, 90°, ...)

CLK2X: xor 0, 90°

جلسه سیزدهم:

کوئیز:

الف) طی عمل Retiming چه تغییری در مدار اتفاق می‌افتد و آن چیست؟ (با شکل)

ب) آفست offset out به چه معنی است؟

ج) الان BUFG چه کاری در FPGA انجام می‌دهد؟

درس امروز بسیار مهم است و کاربردهای بسیار زیادی دارد.

الف) برای بالا بردن pipeline استفاده می‌شود.



ب) آفست پس ساعت برای پایه validi CLK شدن داده روی pad خروجی

وزارت بازرگانی شرکت بازرگانی دولتی ایران

ج) clk net برای BUFG متصل است.



BUFG: clk ی که می خواهد در FPGA بخش شود را drive می کند.

یک اپلیکیشن در سطح Embeded system هست.

یک کامپیوتر کوچک برای یک task خاص: مانند پردازنده، دوربین

یکی از اصلی ترین عناصر یک Embeded system، cpu است. اپلیکیشن هایی که ما می خواهیم بسازیم چگونه می توان با FPGA، cpu داشت.

در FPGA می توان دو نوع core داشت: نرم (المان های موجود در FPGA) - سخت (core داخلی cpu)

کمپانی xilinx سه نوع cpu دارد:

۱- Pico Blaze:

8bit soft core

کمی از لحاظ سرعت، resource محدود، ... داشته باشد.

۲- Micro Blaze:

32 bit soft core

resource بیشتری در FPGA مصرف می کند

وزارت بازرگانی شرکت بازرگانی دولتی ایران

۴. Power Pc

64 bits - hard core

توان پردازشی بالا (max freq: 500MHz)

در سورتکس در همه FPGA های خانواده xilinx وجود دارد ولی سورد سوم در خانواده های زیر وجود دارد:

Virtex - II Pro * Virtex - 4FX * Virtex - 5,6 FX

برای استفاده از سورد اکتریاز یک محیط نرم افزاری (Develpement Env.) داریم که در آن محیط برنامه نویسی می کنیم.

EDK = Embeded Developement kit

امروزی خواهیم در سورد Pico Blaze صحبت کنیم.

کمپانی xilinx اولین و کمپانی Ultra در زمینه فروش FPGA را در جهان دارند.

کمپانی Ultra، یک soft core 32 bit در کدام آن NIOS II است.

سیستم عامل در سورد linux نیز بالا می آید.

سورد های پر Pico Blaze:

نویسنده: Ken Chapman

وزارت بازرگانی شرکت بازرگانی دولتی ایران



$S_0 - S_{15}$

مشخصات : 16 رجیستر 8 بیتی دارد .

حافظه داده 64 بیتی - Program Flow Contrd - ALU

چطور Pico-Blaze را در کد ویلاگ صدا بزنیم .

KCPSM3 = Pico-Blaze

مجموعه دستورات Pico Blaze :

Compare - SUBC - SUB - ADDC - ADD - return - call - jump

- Store - rotate - shift - Test - XOR - OR - AND - Load

Output - Input - Fetch

دستورات test برای چک کردن صفر بودن یک reg است .

رجیستر یک مقدار ثابت در یک رجیستر

مقدار یک reg در reg دیگر

وزارت بازرگانی شرکت بازرگانی دولتی ایران

Load Sx, kk

Load Sx, Sy

AND نزهیس گونه‌ای

AND Sx, kk

AND Sx, Sy

برای دستور AND همواره صفر می‌شود و دو حالت دهیت zero داشت zero

تست می‌شود

;Test

یک reg را با یک ثابت AND می‌کند و نتیجه را در temporary reg می‌ریزد

if temp = 0 ⟶ zero = 1

if تعداد یک‌ها فرد ⟶ carry = 1

ورودی خروجی :

output Sx, PP

INPUT Sx, PP

اجرای هر دستور ۲ سیکل طول می‌کشد .

;PORT_ID

شماره پورت گرفتن در ارتباطیم

;Read_Strobe

وقتی سوال این که Pico Blaze ی خواهد یک داده بخواند

وزارت بازرگانی شرکت بازرگانی دولتی ایران

وزارت بازرگانی شرکت بازرگانی دولتی ایران

, Write_Strobe

وقتی میخواهیم از Pico Blaze یک داده را بگذاریم بیرون

کارتون (:

Xilinx website ⟶ KCPSM-3 ⟶ download

asm ⟶ Extract to the directory of project

Source Code ⟶ Post Synthesis

Verilog source ⟶ copy to the directory of project

فرض کنید FPicoBlaze خواهد به صورت نماینده کار کند.

توضیح
; This is a simple Pico Blaze test Program

```
Constant      OUTPUT_PORT1,01
Constant      Input_PORT2,02      { Constant  INPUT_PORT3,03
Start:        شروع برنامه
   LOAD       S0,00
Loop1:                            { INPUT
                                  { INPUT
   OUTPUT     S0, OUTPUT_PORT1
   ADD        S0,01
   COMPARE    S0,05
   JUMP       Z, Loop1_Count
```

JUMP loop1

loop1_count

LOAD So,00

JUMP loop1

برنامه‌مون رو در جایی که asm را ذخیره کرده‌ایم از سیو PSm ذخیره می‌کنیم.

حالا کنترا کامپایل می‌کنیم (در run)

هم coe تولید می‌کند و هم کد در بلاک

در کد بلاک یک سری اول با نام فایل‌های ساز و مقادیر اولیه Block memory را مشخص می‌کند.

این فایل در بلاک را به ISE اضافه می‌کنیم.

New Project → Name → device → ... → Finish

Add source → KCPSM3 & کد بلاک

با یک کد در بلاک برای معرفی Pico-Blaze بنویسیم.

New Source → Verilog module

وزارت بازرگانی شرکت بازرگانی دولتی ایران

```
                                                    ,In1, In2
module  top ( clk, Reset, out );
input   clk, Reset;          <input  [7:0]  In1, In2;
output  [7:0]  out;
reg     [7:0]  out;
wire    [17:0] instruction;
wire    [9:0]  address;          . حافظه برنامه Pico Blaze
wire    [7:0]  Port-id , out-port, in-port

kcpsm3  Picoins  ( .address (address),
                   .instruction (instruction),
                   .port-id  (port-id),
                   .write-strobe (write-strobe),
                   .out-port (outport),
                   .read-strobe(),
                   .in-port( ),
                   .interrupt( ),
                   .      -ack( ),
                   .reset (Reset),
                   .clk (clk));

my code   mycode ins (.address( address),
.instruction(instruction) , . . . . . )
assign  in-port= (port-id ==2) ? In1 : In2;
always @ (posedge clk or posedge reset)
    if (reset)
        out <= 0;
```

وزارت بازرگانی شرکت بازرگانی دولتی ایران

if (write-strobe && port-id == 01)

out ⇐ out-port

نحوه نوشتن tester:

implement

○ implemetation ● simulation [behavioral]

حال نتیجه شبیه سازی را خواهیم دید.

Isim> run 2000ns

Isim> restart

address: آدرس دستور

port-id ، آدرس port

UUt: Unit Under Test

هر داده جدیدی که تولید می شود write-strobe بمدت یک سیکل "یک" می شود. یعنی در این لحظه اگر داده روی پورت خروجی را برداریم حتما داده valid برداشته ایم.

می خواهیم در روی تقریب بزنیم.

سیستم رزلوشن video ، interface

می خواهیم دقتی 2 port-id داده را از LM بگیریم در غیر این صورت اگر port-id=3

وزارت بازرگانی شرکت بازرگانی دولتی ایران