



تسلیم نور و صبح

کد استارد مایک ft implement می کنیم.

```
module simpleff (In, Out, Clk, Reset)
```

```
reg out;
```

```
always @ (posedge clk or posedge Reset)
```

```
if (Reset)
```

```
out <= 0;
```

```
else
```

```
out <= In;
```

```
endmodule
```

برای implement کردن یک پروژه جدید در ISE انتخاب می کنیم. و با Add Source در یک فایل که در یک پروژه جدید می کنیم. حال implement می کنیم.

در نهایت FPGA Editor می بینیم.


پایه خردی FPGA نام PAD مشخص شده است.

IBUFG: پورتی که پالس ساعت دارد می شود.



در FPGA بعضی از پایداری‌ها را می‌توان به CLK منتقل کرد. (نقطه پایه‌های منتقل به IBUFG)

صحت ترانزیستور، net، قطره اصلی است که در کل FPGA پخش شده است به شکل زیر:



BUFG: ابزاری که به FPGA Routing Resource ها منتقل می‌شوند.

لایه‌های مربوط به net، قطره از سایر لایه‌ها جدا است و باعث می‌شود سرعت بالاتری داشته باشیم.

می‌خواهیم مشخص کنیم این ترانزیستور 200MHz کاری کند.

User constraint → Create timing constraints

clock Domains

input

output

مربوط به قطره

در clock باید صورت اتزان یک بررسی دهد.

clk → double click → specify time: period of clk

فایل Vcl می‌توان edit کرد. درباره implement design و run می‌کنیم.

ترانزیستور ما با ماکزیم سرعت سوئیچ FF تعیین می‌کند.



console → place & Route report

slack ، تناقض بین محدودیت‌های خواسته شده و محدودیت‌های واقعی
 slack {
 > ۰ : برگردانی شود
 < ۰ : می‌شود

می‌خواهیم برای تأخیر ورودی در خروجی این constraint بگذاریم

طوری که آن را implement کنیم که تأخیر ورودی بیش از ۱۰ ns نشود
 در فایل پایانه خروجی


synthesizer با نگاه کردن به event ها مشخص می‌کند کدام سیگنال‌ها می‌توانند به عنوان trigger می‌شوند

FPGA optimum پایداری می‌کند و نقطه‌ای خواهیم رسید که تمام requirement های رسم
 را برآورده کند

output → Double click

*External clock to pad (offset out)


فهمیدن این که به علاوه اینکه clk روی پایه خروجی از ما می‌گیرد که داده در pad خروجی قرار می‌گیرد





هیچ وقت * راسختر از پرورد clk می گذاریم

inputs $\rightarrow$ $\begin{cases} \text{In} \rightarrow \text{Double Click} \\ \text{Reset} \end{cases}$



Clock Edge $\rightarrow$ ✓

single Data rate (SDR)

Double " " (DDR)

system synchronous:

clk سیستم FPGA برادر است


External setup time (offset in)

تأخیر از پرورد FPGA تا به بالا رفتن clk

مقدارین * Constraint همیشه منفی پرورد می گذارند

حال دوباره Design implement می کنیم

مطبی constraint هایی که meet شده * می گذارد



این حالت خوبی در طراحی نیست. باید ورودی کلک را افزایش دهیم.



معرفی تأخیر خروجی نسبت به $setup\ time$ عدد بزرگتری است.

تأخیر خروجی تابع سیر clk ، تأخیر net (خروجی ff)، تأخیر in (ورودی ff)، تأخیر out (خروجی ff) در آیه مربوط به خروجی $FPGA$ است.

تأخیر زمانی که $constraint$ برآورده نشده، نمی‌توان در مورد اعداد داده شدن صحبت کرد. اما قطعات مختلف هستند و می‌توانند با سرعت‌های مختلفی کار کنند.

$constraint$ های مختلف می‌توانند هم تأخیر نداشته باشند.

Black Bird

سال ۱۹۹۲ تولید و در سال ۱۹۹۴ اعلام وجود کرد. تألیف جوین می‌تواند مورد استفاده قرار گیرد.

سرعت: $38\ km/h$

سیستم (رنگی): گرافیک



حالتی خواهیم که 256 bit counter پیاده سازی کنیم.

```
module simpleCounter
```

```
always @ (posedge clk or posedge Reset)
```

```
if (Reset)
```

```
    r <= 0;
```

```
else
```

```
    r <= r+1;
```


```
assign out: r[255];
```

```
endmodule
```

FPGA Editor

256 بیت پلاک رویم قرار دارد. CLK به درگاه FPGA متصل می شود. چرا؟





* اگر این فیلد بزرگ شود، کلک خوردن این به بالا رفته 1ns بعد به فیلد بزرگ بعدی برسد.

! چون می خواهیم تمامی ff ها تأخیر همزمان کلک بخورند، کلک را به این صورت چسبی کنیم

اگر در FPGA Editor DELAY را وارد کنیم تأخیرهای درستی تا ff ها را مشخص می کنیم.

1.035
1.014

}

همه ff ها تأخیر همزمان کلک می خورند.

clk : تأخیر در حد 1ns است.

skew : در حد 0.02ns است.

clk skew :

تأخیری که با آن تفاوت تأخیر کلک در بین قطعات می تواند باشد.





مطلبه پنجم:
بررسی کمبودی تواندیا آن کارکندهیج ربطی به تأخیر دردی و خودی ندارد.

کوتیبه:

در یک طرح FPGA، t_{in} (یعنی تأخیر دردی) t_{in} دی نیم مقدار

t_{out} (تأخیر خروجی) t_{out} است. با نیم مرکزین کاری این طرح چه قدری تواند

باشد؟




با نیم مرکزین که ساری تواندیا آن کارکندهی * به دکتی آید.



از زمانی که clk می خورد و مدتی طولی می کشد تا داده خروجی از سن ff برسد بعد از آن به اندازه t_p طول می کشد تا داده ورودی در سن ff برسد و مدت زمانی طولی می کشد تا در سن ff داده را

capture کند.

t_d : از وقتی که clk آمد چه قدر طول می کشد تا داده ورودی به خروجی برسد



$$\text{min Period} = t_d + t_p + t_s$$


اگر قرار FPGA بگیریم داریم دوگان دریا که clk کاری کردند نگاه تأخیرهای offset درسی و خروجی بنویسند.

چون In را یک chip دیگر drive می کند.

برای کسی که میزنند است t_d هم است و برای کسی که میزنند است t_s هم است.

چه قدر دقت می آید که بالا رفته روی ff برسد، باید داده stable شده باشد و جواب این سوال in offset را می دهد.

$$\text{offset in } t_s = t_{in} - t_{clk}$$



فقط با CLK درای پایه FPGA کاری نداریم فقط به CLK درای FF کار داریم!

تعریف offset in در دست نیست به CLK درای پایه است.

از همه بالا ریزشهای که درای درین FF است چه طور تداوم می کشد تا داده Valid درای خروجی قرار گیرد؟


$t_d + t_{out}$

$$\text{offset out} = t_d + t_{out} + t_{clk}$$

FF hold time هم دارند ولی چون بسیار کوچک است اگر چه بررسی شود!

hold time: t_h مدت زمانی که باید داده در ورودی stable باشد.

Example:






فرض برای بدین $t_{clkFPGA} > t_{clkSRAM}$:

$$\text{min Period} = 2 + 0.5 + 3$$

فرض $t_{clkSRAM} = 0$ و $t_{clkFPGA} = 0$




$$2 + 0.5 + 3 - t_{clkSRAM}$$

فرض وجود داشتن دلی نویز بین $t_{clkFPGA}$ و $t_{clkSRAM}$

$$2 + 0.5 + 3 + t_{clkFPGA} - t_{clkSRAM}$$


فرض کردیم در مقدار SRAM نویسیم در آن داده می خوانیم

در عمل کاری می کنیم که t_{clk} ها همزمان باشند



عملت تأخیر وجود داشتن با رضایتی بسیار زیاد در عملت ff ها و ...

ی خواص یکای کنیم $\uparrow$ هزینه شوند



Alignment

Phase Compensation

همه FPGA ها امکانی دارند که این کار را انجام می دهد و مدار عمل صحیح از این امکان استفاده می کنیم.

می توانیم کاری کنیم که تأخیر بین به سادگی متاد باشد.



ارائه شماره 256 بیتی جلوه تل (این از مشاهده کارتون)

زمان پردازش در LSE وجود دارد که برای زمان بندی به کار می رود:

implement design $\rightarrow$ place & Route $\rightarrow$ Analyze Timing

در timing Analyzer نشان می دهد که در کدام مسیرها تأخیر بیشتر و مقدار مطلوب است و چرا؟


Tools $\rightarrow$ FPGA Editor

در timing Analyzer روی مسیر کلیک می کنیم و به طور اتوماتیک مسیر در FPGA Editor

بهما نشان داده می شود.



این طرح خودی نسبت زیاد pipeline stage باید بهتر است تأخیرهای برابری داشته باشد.
سیگنال باید تعدادی از تأخیر سوچ در 8ns را دنبال از ff اتصال دهیم.



Retiming

بالا می آوریم pipeline از لحاظ تأخیر کم تر است synthesizer سعی دهد.


در هنگام استاندارد Retiming، نتایج Functional sim | post route sim
مقایسه خواهد شد.

همواره باید clk را برای سیستم در بیهوشی خودی دهیم.

حالت بار کردن

باعث می شود که load طویات بعدی این اسلاید در سخت افزار کم تر باروری اسلاید تری باشد.

در کل این دست ریزان کند یا به جا تر نباشد.






دقتی که من خطی این باشد باید align شدن به هاربارد نیاز نداریم.

: Delay Locked Loop

الحای که در طرح اضافی شود تا تأخیر مطلوب جهت align شدن به هاربارد شود

* اگرخواهیم زنجی از پایه های FPGA به CLK به SRAM به هم و خواهیم SRAM CLK دستیار
CLK FPGA باشد.



* این کیفیت زود تأخیر میرواید FPGA دارد نظر نمیکنم.

ی ممکن CLK روی برد را CLK برد به FPGA همزمان کرد.

حلقه الحای logic ، DLL دارند.

سائل timing می تواند بسیار پیچیده شود.

اگر reset کنیم از lock دی آید

آنج خون کارتون



ماژول شمارنده 256 بیتی در ISE

کد شمارنده 256 بیتی در ISE

create new project

new source → verilog module → counter

```
module counter (clk, reset, out);
```

```
input clk, reset;
```

```
output out;
```

```
reg [2:0] r;
```

```
always @ (posedge clk or posedge reset)
```

```
if (reset)
```

```
    r <= 0;
```

```
else
```

```
    r <= r + 1;
```

```
assign out = r[2];
```

```
endmodule
```

حل design & implement کنیم

design → right click → verilog test fixture → name →

انتخاب سازی کردی و نامش را می‌گذاری

implementation → counter



simulation $\rightarrow$ test-fixture $\rightarrow$ $\begin{cases} \text{behavioral} \\ \text{post route} \checkmark \end{cases}$

simulate post route & place

ISE خودش یک simulator دارد که قوی نیست.

clk ی که می بینیم ، clk ی است که اسلایدر تولید می کند.

counter-test-fixture $\rightarrow$ uut $\rightarrow$ clk BUFG $\rightarrow$ Add

این سیگنال clk روی پایه FPGA است.

می بینیم که این دوره clk فون 1.9ns تأخیر داریم.

می خواهیم clk DDL اضافه کنیم.

user constraint $\rightarrow$ timing $\rightarrow$ $\begin{cases} \text{clk domain: 20ns} \\ \text{offset out: 20ns} \end{cases}$

حال دوباره implement می کنیم.

در کد شمارنده

wire clkToDDL

IBUFG inputClockIns (.i(clk), .o(clkToDDL))

الانی که همیشه clk بکلی دارد می شود



DCM DCMIns (.clkIn(ClkToDLL), .CLKO(ClkToBUFG)
,.CLKFB(myClk))

wire clkToBUFG;

wire myClk;

BUFG bufGIns (.L(ClkToBUFG), .O(myClk));

قبل از always اضافه می کنیم

دوره طرح implement می کنیم

simulate post place & route

اگر تعدادی از پایه ها را نمی توانیم پیدا کنیم آنها را رها می کنیم

خروجی BUFG را اضافه می کنیم


حال اصطلاح زمانی 740ps می شود

implement → reRun

اگر constraint مربوط به clk to Owe حذف شود به خاطر اصطلاح تازه می باشد



CLK to Out در این حالت بهترین حالت است (7.2)



offset در این حالت بهترین است.

project → right click → New Source → IPCore

→ Name: myclk manager → select → FPGA Feature & Design

→ clocking → spartan III

spartan III datasheet (در این کتاب) reference (در این کتاب)

Digital clock Manager = DCM = DLL

در datasheet DCM یریف

CLKFX, Locked, status [7:0]
 CLK0, CLK90, CLK180, CLK270, CLK2X, CLK2X180, CLKDV
 نقطه تنظیم (نقطه تنظیم)

CLKFX, Locked, status [7:0]
 CLKFX: M/N (در این کتاب)
 Locked: $M, N < 32$
 status: 0: Locked, 1: Not Locked



تجهیزاتی که بدون FB می‌توان داشت CLKFX می‌باشد.

می‌توان پس ساعت در دردی راه‌اندازی ساختارهای مختلف به عدد 60 (مثلاً 6000)

CLKFX: xor و 90°

جلسه سبت درم

کوتاه


این اطمینان Retiming به تغییر در مدار اتفاق می‌افتد و اگر آن چیست؟ (بازنگری)

با آن offset out به چه چیزی است؟

8 الان BUFG به کاری در FPGA انجام می‌دهد؟

در این مورد بسیار مهم است و کارهای بسیار زیادی دارد.


این برای این که درون pipeline استفاده می‌شود.



به آن تغییر پس ساعت می‌باشد CLK valid شدن دارد و در pad خروجی



ج) clk net برآیند BUFG متصل است



BUFG : CLK کی کلی خواهد در FPGA بخش شود را drive می کند

یک ورودی در Embedded system هست

یک کامپیوتر کوچک برای یک task خاص: مانند پروژکتور، دوربین

یکی از اصلی ترین عناصر یک Embedded system ، CPU است . ورودی خواهیم بستیم چگونه می توان با FPGA ، CPU داشت

در FPGA می توان دو نوع Core داشت : نرم افزارهای موجود در FPGA - سخت (Core طبیعی CPU)

کامپانی xilinx متون CPU دارد :

۱- Pico Blaze :

8 bit soft core

مکان است سرعت محدود ، resource محدود ... داشته باشند

۲- Micro Blaze :

32 bit soft core

resource بیشتری در FPGA صرف می کنند



۳. Power PC

64 bits - hard core

توان پردازشی (max freq 500MHz)

در مورد اشل در همه FPGA های خانواده xilinx وجود دارد ولی در سیستم در خانواده های زیر وجود دارد:

Virtex - II Pro * Virtex - 4Fx * Virtex - 5, 6 Fx

برای استفاده از در مورد اکثر نیاز به یک محیط نرم افزاری (Development Env.) داریم که در آن محیط برنامه نویسی می کنیم

EDK = Embedded Development kit

امروزی خواهیم در مورد Pico Blaze صحبت کنیم


کمپانی xilinx اولین کمپانی Ultra در سی فروش FPGA را در جهان دارند

کمپانی Ultra، یک soft core، 32 bit دار که نام آن NIOS II است

در مورد نصب در محیط linux نیز ابلا می کنید

مقدمه ای بر Pico Blaze:

نویسنده: Ken chapman



S₀ - S₁₅

صفحات : 16 بیت 8 بیتی دارد.

ALU - Program Flow Control - حافظه 64 بیتی

حضور Pico-Blaze دارد که در یک مدار یکپارچه

KCPM3 = Pico-Blaze

تجویده دستورات Pico-Blaze

Compare - subc - sub - addc - add - return - call - jump
 - store - rotate - shift - test - xor - or - and - load
 Output - Input - Fetch
 test تست برای یک کردن عنصرین یک reg است.

در بین یک مدارات در یک حیطه
 مدار یک reg در reg دیگر



Load S_x, K_k

Load S_x, S_y

AND نه هیس گونده است

AND S_x, K_k

AND S_x, S_y

برای دستور AND, Flag, carry, هزاره صفری شود، در صورتی که بیت zero باشد، zero
کپی شود

Test

ک reg را با ک ثابت AND می کند و اگر در ک temporary reg ی ریزد

if temp = 0 $\rightarrow$ zero = 1

if $\rightarrow$ carry = 1 تعداد ک ها فرد

ورودی خروجی

output S_x, PP

Input S_x, PP

اجرای هر دستور ۴ سیکل طول می کشد

PORT-ID

شماره پورت که با آن در ارتباطیم

Read Stroke

وقتی فعال است که Pico Blade می خواهد کپی را داشته باشد



Write - Strobe

وقتی فعال است در Pico Blaze یک بار در آن نوشته می شود

کارتون (پیک)

xilinx website → KCPSM-3 → download

asm → Extract to the directory of project

Source Code → Post Synthesis

Verilog source → copy to the directory of project

من می گویم Pico Blaze و باید به صورت فارسی کار کند

توضیح

① This is a simple Pico Blaze test Program

Constant OUTPUT-PORT1,01

Constant INPUT-PORT2,02

Constant INPUT-PORT3,03

Start: شروع برنامه

LOAD S0,00

Loop1:

INPUT
INPUT

OUTPUT S0,OUTPUT-PORT1

ADD S0,01

COMPARE S0,05

JUMP Z, Loop1-Count



JUMP loop1

loop1_count

LOAD 50,00

JUMP loop1

برای متق (در حالی که asm را ذخیره کرده ایم) اسموند **asm** ذخیره می کنیم.

حالا کد را کامپایل می کنیم (در run)

هم Coe تولید می کند و هم که در بک

در کد بک می تازد با نام فایل مای سازد و تعداد برای Block memory را مشخص می کند.

این فایل در بک را به ISE اضافه می کنیم.

New Project → Name → device → ... → Finish

Add source → KCPSM3 & کد بک

تا بداند که در بک برای مدل Pico-Blaze نویسیم.

New Source → Verilog module



in1, in2

module top (clk, Reset, out);

input clk, Reset; input [7:0] in1, in2;

output [7:0] out;

reg [7:0] out;

wire [17:0] instruction;

wire [9:0] address; Pico Blaze

wire [7:0] Port-id, out-port, in-port

Kcps'm3 PicoIns (.address(address),

.instruction(instruction),

.port-id(port-id),

.write-strobe(write-strobe),

.out-port(out-port),

.read-strobe(),

.in-port(),

.interrupt(),

.ack(),

.reset(Reset),

.clk(clk));

my code mycode ins (.address(address),

.instruction(instruction), ...)

assign in-port = (port-id == 2) ? in1 : in2;

always @ (posedge clk or posedge reset)

if (reset)

out <= 0;



if (write-strobe && port-id == 01)

out ← out-port

میزبان تستر: tester

implement

• implementation

• simulation

behavioral

حال تست سیستم را می‌خواهیم دید.

[sim] run 2000ns

[sim] restart

address: آدرس دستور
port-id: آدرس port

UUT: Unit Under Test

هر داده جدیدی که تولید می‌شود write-strobe به دست می‌آید. یعنی در این حالت اگر داده درستی به دست نرسد و در خروجی هم داده valid برآید.

می‌خواهیم در درستی تعریف کنیم.

سیستم در گذشته video, interface

می‌خواهیم وقتی port-id=2 داده را از LM بگیریم در غیر این صورت اگر port-id=3