



تا اینجا رسیدیم -

داره راز 172 مخفی کنیم

ftp:


172.16.3.36

172.16.3.103

عملیات سیستم

کوئیس:

ماکزیم دقت کار داریم؟



$$\frac{1}{4} T \geq 10ns \rightarrow T \geq 40ns$$

$$\Rightarrow T \geq 46.7ns$$

$$\frac{3T}{4} \geq 35ns \rightarrow T \geq 46.7ns$$



کرنالگاه FPGA یک ایچان کنی ساده دارد (از نرم افزارها است نه برآمده نویسی)


ایچان کرنالگاه: شش ساعت: ۳:۱۰ دقیقه ساعت: ۱:۳۰

ایچان عملی محدودیت ریت ندارد. (از دورگرایش آخرد post route simulation عملی آید)

عملی یادرفته دیگر با بعد از ایچانات پایان تریم

در طبقه سربا core جدیدی به نام Pico Blaze کشا شدیم.

Pico Blaze: CPU 8bits, 16x8 bit reg



برای سربا کرنال PB از استانداردون Block mem یویم.

برای ساق Block mem از دستورات اصلی با پیوند psm. آماده می شود.

KCP5M زبان اصلی را به Verilog یا VHDL تبدیل می کند.

Port-id

۸ بیت است و می آدرس در mem است.



Power PC 440 Address Bus دارد.

PB با آیدی که روی ID - Port می گذاریم می تواند با بوس ارتباط داشته باشد.

write-strobe

وقتی می خواهیم داده ای را بفرستیم می توانیم بگوییم

با اجرای دستور output می توانیم به آدرس مشخص داده ای را بفرستیم. out port فرقی ندارد.

Output $\Phi 5$ $\rightarrow$ $\left\{ \begin{array}{l} \text{Port-id} = \Phi 5 \\ \text{outport} = \Phi 5 \\ \text{writestrobe} = 1 \end{array} \right.$

in-port

8 بیت برای خواندن می توانیم بکار ببریم.

read-strobe

می توانیم به آدرس مشخص داده ای را بخوانیم.

INPUT $\Phi 1$ $\rightarrow$ $\left\{ \begin{array}{l} \text{Port-id} = \Phi 1 \\ \text{readstrobe} = 1 \end{array} \right.$

مگر inport داخل reg $\Phi 5$ می توانیم بکار ببریم.


عنوان read strobe می توانیم بکار ببریم.

interrupt

وقتی int رخ می دهد Program Counter می تواند به آدرس دیگری jump قرار دهد.



اینست در int. service routine برود.



زمانیکه در Pico Blaze int را تشخیص دهد.

در دستور اصلی به به حالت غیرفعال کردن int می‌کنند:

interrupt enable

interrupt disable

می‌خواهیم در مورد Port id و کارکرد آن صحبت کنیم.

1. Port-id شناسی می‌کنیم به‌همان سمت از کد verilog می‌خواهیم دسترسی داشته باشیم و در آن بنویسیم
پاراگراف می‌توانیم

معمولاً در آفریناس یک spin loop می‌گذاریم که هیچ دیت به 0xFF نرسد.

2. Port id به بازه‌های که خودمان نوشته‌ایم و در FPGA قرار دارد دسترسی داشته‌ایم.

کار تک: incredible



در design حالت قبل می گیریم.

تکرار این کار In1 را می خوانیم و یکبار In2. روی این کار از port id استفاده می کنیم.

```
CONSTANT OUTPUT-PORT1, 01 05
CONSTANT INPUT-PORT2, 02 < OUTPUT-PORT5, 05
CONSTANT INPUT-PORT3, 03
          INPUT-PORT4, 04
```

عدد هائی که در کدها verilog است باید صحیح باشد

```
Start :
INPUT S2, INPUT-PORT3 *
INPUT S0, INPUT-PORT2
INPUT S1, INPUT-PORT3
ADD S1, S0
OUTPUT S1, OUTPUT-PORT1
JUMP start
```

Δ

In3، ایندکس command اضافی کنیم

```
assign in-port = (port-id=2) ? In1 :
                  (port-id=3) ? In2 :
                  (port-id=4) ? In3 :
                  0;
```

* In3 را از ورودی می خوانند و می بردند S2.



Δ LOAD S5, S0

LOAD S6, S1

ADD S'6, S5

SUB S1, S0

COMPARE S2, 00

JUMP Z, somewhere

OUTPUT S1, OUTPUT-PORT1

JUMP end-loop

OUTPUT S0, output-Port5

somewhere;

OUTPUT S6, out-port1

end-loop:

JUMP start

always @ (posedge clk)

if (Reset)

out $\leftarrow \emptyset$

else begin

if (write-strobe) begin

if (port-id == 01)

out $\leftarrow$ out-port;

else if (port-id == 05)

out2 $\leftarrow$ outport;

برای اسپی اعتبار داریم $\leftarrow$ درگاه assemble ی کنیم



ISE → simulate Behavioral mode

هر دستور PB تقریباً در یک طولی کشیده می شود

می خواهیم یک سگه دیگر حل کنیم

از یک فرستنده داده های کلاسیک با فرکانس 30MHz به FPGA ارسال می شود همراه داده های سیگنال valid هم ارسال می شود که می بیند آن به عنوان valid بودن داده است.


سیستمی طراحی کنید که داده ها را در یک پورت سریال به کامپیوتر منتقل کند.

Crystal Oscillator می برد 25MHz است

می خواهیم کار بر طرف کامپیوتر قادر باشد در طریق RS-232 به در مدار کنترل کند.

با دستور R سیستم Reset شود.


با دستور S ارسال داده متوقف می شود.



طراحی top-down (بالا به پایین) است.

مادرکهای مورد نیاز :

اسازدی که از روی خرطاس 25 خرطاس های دیگری میاریم که بتوانیم داده ها را capture کنیم



یک پایا به عرض داده ها را می گیریم

داره ها همیشه می آیند یعنی می آیند Burst می آیند

* فرکانس خروجی در درون مدار است

حسینیت دهیم

field را در بر میگیرد تا اگر در همان میباید میوید switch کردن بسیار دشوار است. این apply کردن

امروزی خواهیم دید Embedded design محبت کنیم

- Micro Blaze

- Power PC




Power PC

این رادار اصل IBM طراحی و ساخته شده و در داخل FPGA گذاشته می شود، بخش عظیمی از شرکت ها

فایده ی IBM هست.

hard core



اگر Pico Blaze داشته باشیم با استفاده از Port-id ما وصل می شویم ارتباط برقرار می کند. ولی در طرح های پیشرفته از Address Bus برای این کار استفاده می کنیم.

transaction

هر عملی که در طرح کامل انجام می شود.

Bus Master

initiate مدیریت کردن transaction

ممکن است چند Master داشته باشیم و یک Arbiter بر کلمات قرار بدهد.



در طرح کشیده شده: CPU، master است.

System-on-a-chip (System-on-a-programmable-chip)

SOC BUS

باینری در SOC تقیه می شود و همین integration دارد سرعت کم نیست باینس PCB
بیشتر است.

در PCB باید tri-state-buffer داشته باشیم اما در FPGA ما تعداد زیادی منابع routing داریم. در هر تعداد درخواه connection می توانیم بکار ببریم.

در mux در هر لحظه، کج در طری که تبادل داده دارند هم ارتباط دارند.

در FPGA، عرض BUS می تواند خیلی بزرگ باشد و در نتیجه rate انتقال داده بیشتر است. چون یک گش رافت است عرض انتقالش می آید.

چند شرکت بیشتر soc ندارند.

چند نمونه از SOC ها:

1) Core Connect → IBM

IBM برای CPU های خودش طراحی کرده است.

2) ABMBA → ARM

Advanced Micro Bus Architecture



ARM

core به صورت silicon وجود ندارد و فقط design کن موجودی دارند. در واقع کمپانی ARM،
License انتری بودند پس licensable است. در شرکت های Apple، Acmel،

برای سکو کمتر خود استفاده می کنند.

3. Wish Bone (open source)

صفتی به کمپانی خاصی نیست و سعی تو آنست که آن استفاده کنند.

کمپانی های که در این جایی رای سازند همچون wish bone آن را برای سازنده که مستقی بر استفاده ندارد
wish bone هستند.

خلت استفاده از SOC:

سازدهای مختلفی که می خواهند به صورت یک سیستم پیاده سازی شوند و اگر خود ایمپلمنت کنند به صورت efficient
پیاده سازی کنیم که به صورت SOC پیاده می کنیم.


www.opencores.org

2. Xilinx از این Core connect استفاده می کنند.

حجم اتصال داده سازدهای مختلف به یک BUS متفاوت است.

نرخ برای وصل کردن speaker و microphone تعدادی DAC می داریم.

برای هر دردی خودی به board یک ماژول داریم پس یک ارتباط یک به یک بین Peripheral ها



Peripheral $\equiv$ FPGA Controller

* رت انتقال داده

تمام ماژدهای فوقی خواهند CPU حرف بنیاد می حجم انتقال داده درگاه ساختار است

من لازم نیست همه آنها را روی یک Bus مقصد کنیم در Bus می گذاریم. می برای ماژدهای با رت بالا در دیگری برای ماژدهای با رت پایین و این تقسیم ایده Core Connect است

PLB: Processor Local Bus

OPB: On-chip Peripheral Bus

DCR: Device Control register

منظور داده های کنترلی را در این می گذاریم که معنی بان است

CPU مستقیماً به OPB متصل نیست. Bridge رابط بین CPU و ماژدهای با رت پایین است.



CPU می تواند همزمان interface OPB & PLB را داشته باشد. (مترادف mux)

در design های جدید از OPB استفاده نمی شود.

GPIO: General Purpose I/O

Embedded Development kit, EDK

Xilinx Platform studio:

که خط جدید را به صورت بسیار زایی می تواند Embedded system را باز نویسی FPGA بریزد

Base System Builder wizard:

مثلاً کل طراحی در صفحه قبل کشیده شده است. Base system است.

I would like to create ... → next

, , , a system for the

→ xilinx

Board name → virtex.4 ⁴⁰³ M1004 ... → next

next ← processor تعیین تعداد

next ← فرکانس کلاسی مدار

حالا بچیزهای داریم که سخت Peripheral کاری کن نشان داده شده است.

DDR SRAM - Ethernet MAC - RS232 Uart - xps - Bmm - if - onlines

next ← remove می کنیم سایر داردا



تا اینجا در مورد سخت افزار Base System پرسیدیم.

Base System ی برنامه ای application خالی ایجاد می کند ← next

حالا یک report به پای بعد ← Finish

Block Diagram →

نشان دادن چگونگی ارتباط امرا

MPMC: Multi-Port Memory Controller

* روی بایس PLB ترانزیت است! (در خفا طلب گفته شده)

رابط SDR DRAM و CPU است

Slaves of PLB:

Ethernet - Interrupt Controller - Jart

CPU در یک طرف به بایس PLB متصل بود و در یک طرف حافظه.

* علت: در انتقال داده بین حافظه و CPU زیاد است. کار همه آنها را برای PLB یا به بایس نمی بایست
زایدی به آن اختصاص داده می شود.

از بایس OPB هیچ چیزی نیست. کارهای ما با بایس PLB مقصد یا به MPMC.

Ports:

کارهای - البت پورت ها

Addresses:

کارهای آدرس آنها



Hardware → Generate bit stream

Hardware می‌تواند باشد.

software می‌تواند باشد. PicoBlaze

Software →

تولیدات نرم‌افزار

تولیدات دیجیتال

گزارشی: استاندارد PCLEXPRESS

6 Spartan & Virtex این رابط را در خود دارند.

172.16.3.177

172.16.3.80

آدرس شبکه بین دو سیستم

16 بیت
→
30 MHz



رابط‌ها به صورت Burst می‌آیند مانند شکل فوق.

در واقع داده‌های از دست نمی‌دهیم

→
UART

115200 bps

۲۱



valid
16 bits
30 MHz

25 MHz

شیخ طوسی با داده می آید
دقیق ترین و دسترس پذیرش انتقال داده این نام است که با داده یک میزان سکون (clk) برای سالی نزدیک در هر


که آن دادن را در دریم، صحتی از حد ها این کار را می کنند که با هر داده یک clk می نزدیک مانند

PDR - SDRAM

در این محیط به درازش با داده است

design های که در آن ها clk همان داده می آید Source Synchron Data
نقشه می شود.


لیم های بالا رفته فرستادن





اول باید با CLKDLL فرکانس 25 را به 30 تبدیل کنیم

clock manager



یک بار اصل می توانیم به صورت زیر باشد

با فرکانس 30 می توانیم برداری می کنیم می توان اطمینان داشت که حتماً در ما به valid بودن data

مسئله داریم


اگر چه می ای که valid یک بود در لبه ی داده را برداریم حتماً داده درست است

می توان با فرکانس 60MHz به صورت زیر عمل کرد

بالبه بالا رانده ای که مدی valid یک است بابت ما لبه ی این ریزش عبوی داده را برداریم

فرکانس SATA HARD = 3GHz است


من می کی Data را capture کری. حالا باید آن را یک طای ذخیره کنیم که آرام آرام آن را بخوانیم





Block Mem { Single Port
Dual Port

تفاوت در دسترس بودن حافظه Dual Port ، write هر یک یک نقطه در حافظه
Dual Port هر Port می تواند به صورت یک interface SRAM عمل کند



یک Counter می گذاریم و هر وقت خواستیم بنویسیم آن را یکی زیاد می کنیم و هر وقت خواندیم آن را یکی کم می کنیم
درصدی که مقدار Counter با جابجانه های حافظه برابر باشد می توان چیزی نوشت.

کسی که دارد می نویسد Full مکانی که کسی که دارد می خواند Empty مکانی که

هیچ انفرای ندارد که با فرکانسی که می نویسیم با همان فرکانس بخوانیم.

Asynchron Fifo

synchron Ffo



ماهری بالارونده ای نمی خوانیم (می نویسیم) فقط در بعضی برها .

مثلاً «اسپیکر» فقط یک داده می خوانیم می ممکن است در هر یک یک داده بنویسیم .

کارتون

سند طراحی : Top - Down

نرم افزار جدید : HDL Designer
می توان با آن design های جدید را پیاده سازی کرد .

AHDL یک محیط integrated برای هم design و هم شبیه سازی .

HDL Design فقط برای Design

Graphical view → block diagram → verilog 95 → name

Core های آماده را به صورت HDL Design ایمپلنت می کنیم .

File → Add → Existing File → download → KCPSM3

→ verilog

یک مشکل منورنگ بالای صفحه وجود دارد ← click



از آن بجز ، KCPSM3 ، Uartx ، uart-rxx به طرح می‌گیریم

حالا منطبق با هستی رنگ را برای FIFO ... به طرح می‌گیریم

```
module My FIFO (
```

```
    Data In,
```

```
    WEn,
```

```
    FULL,
```

```
    Data Out,
```

```
    RdEn,
```

```
    Empty,
```

```
    Data Count
```

```
    clk,
```

```
    Reset
```

```
);
```

} استقبال‌های هم‌طور write

} ارسال‌های هم‌طور Read

```
parameter FIFOWIDTH=16;
```

```
parameter FIFODEPTH=256;
```

```
parameter ADDRWIDTH=8;
```

```
input [FIFOWIDTH-1:0] DataIn;
```



input $WEN;$

output $FULL;$

Output $[FIFOWIDTH-1:\phi]$ $DataOut;$

input $REN;$

output $Empty;$

Output $[FIFOWIDTH-1:\phi]$ $DataCount;$

حارر Core گار اسارای نیم

Coregen $\rightarrow$ File $\rightarrow$ new Project $\rightarrow$ xc3s $\rightarrow$ verilog

Memory & storage $\rightarrow$ Block memory $\rightarrow$ single Dual port ^{RAM}

veo $\rightarrow$ open with Notepad++ $\rightarrow$ صفت و دایار فرغری رام پروژه
کاریم

* myfifo - block - memory block - MemIns

* reg $[ADDRWIDTH-1:\phi]$ write pointer, Read pointer;

* • clka (clk),

• wea (WEN & (!FULL)),

• addra (write pointer),



- dina(Data In) ,
- clkb(clk),
- addr & read pointer)
- doutb (DataOut);

منظوم تولید core ایدم و راستش کنم

* reg [ADDRWIDTH-1:0] DataCount;

always @ (posedge clk or posedge Reset)

if (Reset) begin

writePointer <= 0; readPointer <= 0;

else begin

if (WEn && (!FULL))

writePointer <= writePointer+1;

if (RdEn && (!Empty))

readPointer <= readPointer+1;

end

always @ (posedge clk or posedge Reset)

if (Reset)

DataCount <= 0;



```

else begin
    if (Wen && (!FULL) && RdEn && (!Empty))
        DataCount ← DataCount + 1;
    DataCount ← DataCount + 1;
    else if (RdEn && (!Empty))
        DataCount ← DataCount - 1;
    else
        DataCount ← DataCount;
end
assign Full = (DataCount == 256) ? 1 : 0;
assign Empty = (DataCount == 0) ? 1 : 0;
endmodule

```

طراحی سیستم

کتابخانه

Core Connect چیست ؟

از طراحی تشکیل شده است ؟

نوعی که FIFO آن طراحی خود را میسر می کند می تواند نوشتن هم میسر

یک SOC سستی بر Power PC (یا سکوئل) است یا نه خود را :

PLB

OPB

DCR

تمام سیستم های Embedded بر همین پایه است




ارائه طراحی FIFO خنجره قیل :

Full signal ← نویسنده

Empty " ← خواننده

اگر FIFO آکسیرن بود ، درآسیکال Data Count لازم داشتیم .

ما همواره داریم از memory میخوانیم ، نقطه زمانی که میخوانیم read address را تولید کنیم (خواننده) می شود .
RdEn



بعد از reset ، read pointer میخواند و با هر بار که RdEn می آید ، read pointer یکی افزایش می یابد .

Data Count در تولید سیگنال های FULL ، Empty به ما کمک می کند .

ممکن است در یک لحظه RdEn و wen فعال آیند . ← تصحیح برنامه نویسی

هر ایمی توان به FULL و Empty در always مقدار دهی کرد .



WEn

Rden

Data Count 254 255 256

always
FULL

assign
FULL

Empty & FULL باید با هم در نظر گرفته شوند. (بدون در نظر گرفتن آفست)

این مقدار FIFO های آسترون خالی جدیدی شود.

که FIFO خلاص شده به سبب ادانه design می داریم.

مانند طراحی HDL پروژه خود را می سازیم.


File → new → new project → address → next → Finish

Categories → Graphical view → block diagram

! new → → → →
option → verilog 95



کپی نام در `name` برای `instant` نام برای `block` در `program` رسم می کنیم



insert می کنیم

Add → Existing

اگر هم وصل نباشند می کشانیم یا شاید اگر هم وصل باشند

دری `verilog` `Double-Click` می کنیم و مشخص می کنیم که می خواهیم که

Timing Designer

برای رسم شکل خروج

۱) کلاک می کشیم یا $f_{clk} = 30\text{MHz}$

۲) داخل `FPGA` می کشیم $f_{s90} = 90\text{MHz}$ (در `offset` می کشیم یا `offset` می کشیم)

به های بالا رفته هر دو کلاک را مشخص می کنیم

سگنال `Data In` و `valid` را اضافه می کنیم



valid $\rightarrow$ initiate value



x در لحظه های لا درنده clk30 - valid تغییر می کند

N $\rightarrow$ insert signal

تغییر valid و Data این تغییر منب دیتا است

insert time $\rightarrow$ uns before

Data capture

wire captureNow;

برای لا درنده ای که می خواهیم نمونه برداری کنیم

```
assign captureNow = (valid) && (validR) && (!captureR) && (!captureRR);
```

برای جلوگیری از نمونه برداری تکراری

```
reg [15:0] Data
```

```
reg validR, captureR, captureRR;
```

```
always @ (posedge clk or posedge Reset)
```

```
if (Reset) begin
```

```
validR <= 0;
```

```
end
```

```
else begin
```

```
valid <= valid;
```



captureR $\leftarrow$ captureNow;

capturedRR $\leftarrow$ capturedR;

end

always @ (po

if (Reset) begin

dataR $\leftarrow$ ϕ ;

WERR $\leftarrow$ ϕ ;

end

else begin

if (captureNow)


...

روش رسم استاندارد از state machine باشد :

block $\rightarrow$ right click $\rightarrow$ open as $\rightarrow$ new view $\rightarrow$ graphical

می توان با HDL Designer برای مدل سازی view داشت

$\rightarrow$ state machine





* valid


top →

کد در بک block diagram, fsm

حالت بهینه

کوچکترین

ما استفاده از یک حافظه dual port یعنی 16 بیت دقت 256 خانه حافظه ورودی stack طراحی کردیم



اگر چه حافظه با هم زیاد نمی آید از حافظه SRAM خارج FPGA استفاده کنیم در آن صورت دسترسی توان خواندن و نوشتن را همزمان داشت. البته حافظه dual port که قابلیت نوشتن و خواندن را به صورت همزمان داشته باشد داریم ولی بسیار گران قیمت است.

cypress, dual port RAM, Micron, SRAM

تولید کنندگان حافظه:

SAMSUNG, hyrix, Micron, DRAM

Toshiba, Intel, Flash

نویسندگان سیستم با یک clk واحد به هم متصل هستند

رای طراحی



```
reg [7:0] stackpointer;  
reg [8:0] data count;
```

```
always @ (posedge clk or posedge Reset)
```

```
if (Reset) datacount <= 0;
```

```
else begin if (wen && (!Full)) begin
```

```
if (rden && (!Empty))
```

```
dataCount <= datacount;
```

```
else
```

```
dataCount <= datacount + 1;
```

```
end
```

```
else if (rden && (!Empty))
```

```
datacount <= datacount - 1;
```

```
else dataCount <= datacount;
```

```
end
```

```
assign Full = (dataCount[8]) ? 1 : 0;
```

(~ | dataCount)

```
assign Empty = (dataCount == 0) ? 1 : 0; or assign Empty = (dataCount == 0);
```

```
assign stackPointer = dataCount - 1; → stackpointer, FFFF
```

در این write data count برای یکتا شدن stack pointer معرفی شود و از خطا امانت یابد

```
always @ (posedge clk or posedge Reset)
```

```
if (Reset) stackPointer <= 0;
```

```
else begin if (wen && (!Full)) begin
```

```
if (rden && (!Empty))
```

```
stackpointer <= stackpointer;
```

```
else
```

```
stackpointer <= stackpointer + 1;
```

```
end
```




else if (rdEn && (!Empty))

stackPointer $\leftarrow$ stackPointer - 1

else stackPointer $\leftarrow$ stackPointer

end



* در صورت آماره از این حالت دیگر برای بهتری Stack Pointer نیست

datacount همیشه به از این خانه خالی اشاره می کند

ارائه state machine خلیه تین

1 valid : DataToFifo $\leftarrow$ DataToFifo

WE_n ToFifo $\leftarrow$ 0

2 ! Full To Data Capture: Data toFifo $\leftarrow$ Data in

WE_n ToFifo $\leftarrow$ 1

چون یک transition نام این شرط یعنی ندارد پس شرط ضروری نیست

3 DataToFifo $\leftarrow$ DataToFifo


WE_n ToFifo $\leftarrow$ 0

اولین حالتی که valid می شود از idle به capture می آیم
وقتی valid می شود دست از نمونه برداری می داریم



تفاوت در transition از capture به captured تفاوتی در کار نیست و همانی می باشد

عکس است در این بالا در زمانی که می خواهیم به FIFO نویسیم FIFO برپایه اولی در در سطح بعدی خالی شود پس
می توان state machine را در این صورت تغییر داد تا قابلیت آن را افزایش یابد



* Data To Fifo <= Data In;
when <= 0;

نیاز به شرط ندارد زیرا Priority آن دو است

$\Delta \text{When To Fifo} <= 1;$

عکس است FIFO باشد می بایست سعی کردیم شرایط را یکم بهتر کنیم

حواشی 1. fsm را بهتر است. اگر software را داشتیم کافی است بعدی باشد fsm را بنویسیم و آنرا
در آن کد بنویسیم

Generate Thorough Component → تولید در یک فایل HDL


همه دوری ها را wire و خروجی ها را reg تعریف کرده است به هر state یک عدد parameter
سبب داده است

و تغییر دهنده state است

که always تولید کننده خروجی است و یک always تولید کننده حالت بعدی است و always
به state کنونی دوری ها را next state را تولید می کند

current state .. next state

begin : name



نمایش سیستم
کوته

کد در بلاگ معادل با FSM فوق را بنویسید.

ابتدا باید state های خوب را در قسمت دوم این کار با define انجام دهیم.

```
'define idle 2'b00
```

```
'define S1 2'b01
```

```
'define S2 2'b10
```

```
'define S3 2'b11
```

میل این مدارها هم از درین مازیل را را تغییر می کند
باید define تقریب شوند parameter

```
wire [1:0] ns;
```

ns: next state

```
reg [1:0] S;
```

```
assign ns = ((S == 'idle) && In1) ? 'S1;
```

```
(S == 'idle) ? 'idle;
```

```
((S == 'S1) && In2) ? 'S2;
```

```
((S == 'S1) && In3) ? 'S3;
```

```
(S == 'S1) ? 'idle;
```



$((S == S2) \&\& In1) ? 'S3 :$

می توانستیم از $(... - ...)$ به $always$ استاده کنیم.

Redundancy: کمر

$always @ (posedge clk \text{ or } posedge Reset)$

if (Reset) begin

$S \leftarrow 'idle;$

$out \leftarrow \Phi;$

end

else begin

$S \leftarrow ns;$

case (S)

'idle: if (In1) $out \leftarrow 1;$ else $out \leftarrow 2;$

'S1: if (In2) $out \leftarrow 3;$ else if (In3) $out \leftarrow 4;$ else $out \leftarrow 5;$


موضوع تحقیق: استاده های اولگوتوری در FPGA

اسرودی می خواهیم که خواندن از FIFO کامل کنیم.

$(bbfifo_kuart_uart_rx \rightarrow uart_tx)$

در پرتو اضافی کنیم.

باید که mux کنیم خروجی FIFO، 6 بیت در ورودی uart، 8 بیت است، با mux یکبار 8 بیت از یکبار 8 بیت دم می بینیم.






موسی → right click → text → می توانیم بعد از کلیک موس

assign data-in=(muxControl)? Data out[15:8]:Data out[7:0];

هر وقت می خواهیم داده ای به کامپیوتر ارسال کنیم داده را در بی خطی می گذاریم و یک سیگنال write-buffer را یک می کنیم
اگر کامپیوتر داده های خروجی 16 بیتی است به ازای هر بار خواندن یک داده 16 بیتی در بار write-buffer یک می شود.



serial out → کامپیوتر

* double click → state diagram → Yes → name: controller → Finish

idle را اگر FIFO می خواهیم داده را از آن بخوانیم Empty است یا FULL باشد در این حالت می سائیم در سری کنیم.

idle: Empty || buffer-Full

RdEn <= 0;

muxControl <= 0;

write buffer <= 0;

WRITE: muxControl <= 0;

RdEn = 0;

write buffer <= 1;

هنوز داده را در uart ننشسته ایم که RdEn را یک کنیم
RdEn: من این داده را خواندم داده بعدی را بگیر
ما که را طوری طراحی کرده ایم که در FIFO داده ها
ایستاده خوانده شود خودش روی خروجی است و با RdEn
داده بعدی در خروجی قرار می گیرد.



Empty


داده‌های ورودی به سیستم ایجا ظاهر می‌شود

Dataout



عمل FIFO

rdEn



مداخله FIFO

Dataout



دقیق rdEn در دیتابیس داده‌ها را در خروجی قرار می‌دهد.