

Subject: 1

Year: Month: Day: ()

تیم طراحی

موضوع پروژه

زبان‌های توصیف سخت‌افزار
(FPGA)

FPGA:


Field Programmable Gate Array

fpga یک مدار مجتمع قابل برنامه‌ریزی است که در آن گیت‌های منطقی خام است.

نوع طراحی مدارات fpga:

مدار جمع کننده:

Full Adder




طرح شماتیک
گیت‌های منطقی

نرم‌افزاری می‌خواهیم در

باغچه‌ش
عملاتی بر روی آن می‌توانیم انجام دهیم
با آرایش گیت‌ها مدارها آشنا می‌شویم

شمارنده ۱ بیتی



مداری می‌خواهیم که
خروجی آن در هر کلبه بالا رونده میل
زیاد شود.

Subject: ۲

Year: Month: Day: ()

همیشه در هر لبه بالا رونده خروجی یکی زیاد شود

```

always @(posedge CLK)
  Out <- Out + 1;

```

نوشتن برنامه (کامل نیست):


```

module 8.bit Counter (input Clk, Output [7:0] Out);
  always @(posedge Clk)
    Out <- Out + 1;
end module

```

به این syntax خاص برای نوشتن برنامه زبان برنامه نویسی Verilog داریم

زبان های توصیف سخت افزار: System_C, Verilog, VHDL



نرم افزار تبدیل زبان سخت افزار به گات: Synthesizer

نوشتن برنامه بالا به زبان System_C (گاتری بیسی)

```

SC_MODULE (Counter) {
  SC_in_clk Clock;
  SC_out <sc_uint<4>> Out;
  sc_uint<4> count;
  Void inc_counter () { count = count + 1; }
}

```




```


SC_CTOR (counter) {
    SC_METHOD (inc_counter);
    sensitive << clock_pos();
}
}

```


ساختار داخلی fpga به این صورت است که به جای بیت ها مدار مورد تقروی حافظه ها پیاده می شود مثلاً



داخل fpga هیچ تری وجود ندارد و آنچه موجود است بلوک های حافظه است که به تعداد زیاد در کنار هم قرار گرفته اند و امکان اتصالات آن ها به هم وجود دارد.



البته همان حافظه قبل یک فلپ فلاپ اضافه می توان مدارهای ترکیبی تر داشت



Subject:

Year: Month: Day: ()

در عمل بلوک‌های پایه FPGA با بلوک‌های دیگر در کنار هم قرار می‌دهند و با هم ارتباط می‌دهند و برای اعمالی مانند ضرب و جمع هستند.

ضمیمه این کتاب علاوه بر بلوک‌های اصلی نشان داده شده بلوک‌های دیگری مانند ضرب کننده ترانزیستور وجود دارد.

فرمانه نویسی بنویسید Verilog:

درهای Verilog با module شروع و با end module خاتمه می‌یابد.

```
module my_xor (A, B, C);
```


```
input A;
```

```
input B;
```

```
output C;
```

```
xor X(A, B, C);
```

```
end module
```



مثال:

```
assign C = A ^ B;
```

اسم (برای جدا کردن)

```
end module
```

برای توصیف مدار ترکیبی


```
module myTest (O, A, B, C);
```

```
output O;
```

```
input A, B, C;
```

```
assign O = (B & C) | (~A);
```

```
end module
```



مثال:


```
module myXor2 (A, B, C);
```

```
output [1:0] C;
```


```
input [1:0] A, B;
```

```
myXor Ins1 (.A(A[0]), .B(B[0]), .C(C[0]));
```

```
myXor Ins2 (.A(A[1]), .B(B[1]), .C(C[1]));
```



مثال:



اسم (برای جدا کردن) myXor

بردار 2 بیتی

Subject: د

Year: Month: Day: ()

```

myXor Ins2 (.A(A[1]), .B(B[1]), .C(C[1]))
end module

```

می توان پورت های ماژول صدازه شده را نوشت

```

myXor4 module myXor4 (In1, In2, Out);
input [3:0] In1, In2;

```

(در این صورت ترتیب باید رعایت شود)

```

myXor2 Ins2 (A[1], B[1], C[1])

```

```

output [3:0] Out;
myXor2 Ins1 (.A(In1[1:0]),
              .B(In2[1:0]),
              .C(Out[1:0]));

```

می توان به خط صورت

```

myXor2 Ins2 (.A(In1[3:2]), .B(In2[3:2]), .C(Out[3:2]));
end module


```

به جای این حل می توان جواب را به صورت زیر به دست آورد:

```

module myXor4 (In1, In2, Out);
input [3:0] In1, In2;
output [3:0] Out;
assign C = A ^ B;
end module

```



ماژولی که ماژول دیگران را صدا می زند : top module

```

module Mult4 (In1, In2, Out);
input [3:0] In1, In2;
output [7:0] Out;
assign Out = In1 * In2;
end module

```

مثال: ضرب تک عددی

Subject: 4

Year: Month: Day: ()

```
module Adder4 (In1, In2, Out, C);
```

مثال: جمع 2 بیتی:

```
input [3:0] In1, In2;
```

```
output [3:0] Out;
```

```
output C;
```

```
assign Wire [4:0] W;
```

```
assign W = In1 + In2;
```

```
assign C = W[4];
```

```
assign Out = W[3:0];
```

```
end module
```


```
module nologic (I1, I2, O);
```

```
input [1:0] I1, I2;
```

```
output [3:0] O;
```

```
assign O = {I2, I1};
```

```
end module
```



مثال:

این دستوراً I2, I1 را این
هم ترکیب کرد
(Concatenation)

در جمع 2 بیتی می توان به جای تعریف سگنال محلی W نوشت:

```
assign {C, Out} = In1 + In2;
```

```
end module
```

نکته:

Simulator :

نرم افزارهایی در Verilog دارند و علی بنیاباری را انجام می دهد.


شبیه سازی برای تشخیص صحت عملکرد ماژول: Functional Simulation → ایده آل
در این مرحله اثرات غیر ایده آل نداریم

Subject: V

Year: Month: Day: ()

تبدیلی (تبدیل برکت)

راهنمای طراحی:



Post Route Simulation
 ← ایرادات مدار را در عمل نشان می دهد

Place & Route
 → ریختن سیم ها

نرم افزارهای شبیه ساز

۱- Active HDL ← Aldec
 قابلیت کمتری در برای پروژه های بزرگ استفاده نمی شود.


۲- Model Sim ← Mentor
 پشتیبانی از Linux و ویندوز

۳- IUS ← Cadence
 یک آکسیس بسیار گران و قدرتمندترین نرم افزار، برای پروژه های بسیار بزرگ
 Inactive unified simulator

۴- VCS ← Synopsys

۵- System C

پس از نوشتن ماژول برنامه برای ارزیابی صحت آن در نرم افزار یک ماژول تست گفته می شود که می تواند در درستی ماژول اصلی را آزمون کند. در واقع یک top module صدای نرم افزار



موضوع تحقیق:

physics Engine چیست؟ قابلیت های آن و تفاوتی که با موتورهای آن دارد چیست؟

برای مدارات ترکیبی:

```



In --> a -- Out
assign Out = In;

A 2
B 4
  ⊗
  → C
assign C = A * B;

```

Continuous Assignment

می خواهیم مدارات ترکیبی را با fpga پیاده سازی کنیم.



```

module dFF (D, Clk, Q);
  input D, Clk;
  output Q;
  always @ (posedge Clk)
    Q <= D;
end module

```

این بیان کرد که مدارات ترکیبی

چون Q یک رجیسترات باید رجیستری شدن آن مشخص شود.

```

output Q;
reg Q;
always ---

```

متغیری که در always مقدار دهی می شود باید از طریق دستور reg رجیستری شدن آن قلمداد مشخص شود.

Subject: 9

Year: Month: Day: ()

```
module tFF (Clk, Q);
```

مثال:

```
  input Clk;
```

```
  output Q;
```

```
  reg Q;
```

```
  always @ (posedge Clk)
```


```
    Q <= ~Q;
```

```
end module
```

نکات:

المرحوا للقيم تغيرات در لبه پائین رونده آنرا قاعده $\text{negedge} = \text{posedge}$

مدارات ترکیبی اصلاح به reset دارند.



```
module DFFR (D, Clk, Reset, Q);
```

```
  input D, Clk, Reset;
```

```
  reg Q;
```

```
  always @ (posedge Clk)
```

```
    if (Reset)
```

```
      Q <= 0;      دستور if مانند زمان C می باشد
```

```
    else
```

```
      Q <= D;
```

```
end module
```


Subject: ۱۰

Year: Month: Day: ()

```
module DFFR (D, Clk, Reset, Q);  
    input D, Clk, Reset;  
    output Q;  
    reg Q;  
    always @ (posedge Clk or posedge Reset)  
        if (Reset)  
            Q <= 0;  
        else Q <= D;  
endmodule
```

نکته: هر تغییری فقط در یک always صورت می‌گیرد (در مثال بالا این‌ها برای Q دو بولر
always نویسیم)

```
module TFFR (Reset, Clk, Q);  
    input Reset, Clk;  
    output Q;  
    reg Q;  
    always @ (posedge Clk) or posedge Reset  
        if (Reset) Q <= 0;  
        else Q <= ~Q;  
endmodule
```

active low برای ریست

برای ریست آکتیو

```
module Counter (Out, Clk, Reset);  
    output [7:0] Out;  
    input Clk, Reset;  
    reg [7:0] Out;
```


Subject: //

Year: Month: Day: ()

```
always @ (posedge clk)
  if (Reset) Out <= 0;
  else Out <= Out + 1;
```

endmodule

الرجاء التمسق بالمدى المتغير حيث لا ينبغي به مقدار على الاضمان

```
module Counter (Out, clk, Reset, value, updown);
```

```
output [7:0] Out;
```

```
input clk, Reset, updown;
```

```
input [3:0] value;
```

```
reg [7:0] Out;
```

```
always @ (posedge clk)
```

```
if (Reset) Out <= 0;
```

```
else if (updown) Out <= Out + value;
```

```
else Out <= Out - value;
```

endmodule

```
module test (O, A, clk, ResetL);
```

```
output [8:0] O;
```

```
input [7:0] A;
```

```
input clk, ResetL;
```

```
reg [7:0] r;
```

```
always @ (posedge clk)
```


```
if (!Reset) r <= 0;
```

```
else r <= r + 1;
```

```
assign O = A + r;
```

endmodule

مثال: تزايد في نبضات كل ساعة
والانجام بعد



Subject: 11

Year: Month: Day: ()

```
module test2(Or, O, Clk, ResetL, A, B);
```

```
output [3:0] Or, O;
```

```
input [3:0] A, B;
```

```
input Clk, ResetL;
```

```
reg [3:0] Or;
```


```
assign O = A ^ B;
```

```
always @(posedge Clk)
```

```
if (!ResetL) Or <= O;
```

```
else Or <= O;
```

```
endmodule;
```



```
module Sr(Out, In, Clk, Reset);
```

```
output Out;
```

```
input In, Clk, Reset;
```

```
wire w;
```

```
reg r1, r2;
```

```
always @(posedge Clk)
```

```
if (Reset) r1 <= 0;
```

```
else r1 <= In;
```

```
assign w = r1;
```



```
always @(posedge Clk)
```

```
if (Reset) r2 <= 0;
```

```
else r2 <= w;
```

```
assign Out = r2;
```

```
endmodule
```




Subject: ۱۳

Year: Month: Day: ()

```
module Sr(Out, In, Clk, Reset);  
    output Out;      نکته: مثال قبل را می توان با دستور  
    input Clk, Reset, In;      end; begin  
    reg r; Out;  
    always @ (posedge Clk)  
        if (Reset) begin  
            Out <= 0;  
            r <= 0;  
        end  
        else begin  
            r <= In;  
            Out <= r;  
        end  
end module
```

مثال: برای سبای نویسی کسر را زیر را محقق دهم



Random

Subject: ۱۴

Year : Month : Day : ()

```
module Random (Clk, Reset, O);  
    input Clk, Reset;  
    output [3:0] O;  
    reg r1, r2, r3, r4;  
    always @ (posedge Clk)  
        if (Reset) begin  
            r1 <= 1;  
            r2 <= 0;  
            r3 <= 0;  
            r4 <= 1;  
        end  
        else begin  
            r1 <= r3 ^ r4;  
            r2 <= r1;  
            r3 <= r2 & r1;  
            r4 <= r3;  
        end  
    assign O = {r4, r3, r2, r1};  
end module
```

نکته: در assign نمی توان if نوشت، assign، always، تیر و بلوک بجای استفاده می توان در هم دیگر آن ها را نوشت.

نکته: اگر خروجی یک مدول ترکیبی باشد که برای تعریف سیم از دستور wire و اگر یک مدول ترکیبی نباشد از دستور reg استفاده می کنیم.

: Numbers In Verilog

عدد منبای ده
assign w = A + 1230;

برای مشخص کردن عدد با بیزی و سایر منبایها:

$8'd124$ ← تعداد بیت
 منبای ده
 ← عدد
 $8'b01111100$
 $8'h7C$

هر سه نمایش عدد 124 هستند:

مثال: $8'b11110000 = \{4'b1111, 4'b0\} = \{4\{1'b1\}, 4'b0\}$
 $= 8'hf0$

برای نمایش منبای 1:

$8'o17$
Octal


هر کیم می تواند 2 مقدار داشته باشد: (0, 1, 2, 3) نمایش

مقدار 2 واقعی موجودی آید نه برای فلپ فلپ سینک Reset قرار می دهیم.

```

module mux2(output Out, In1, In2, C);
input In1, In2, C; output Out;
assign Out = (C) ? In1 : In2;
end module

```



مثال:


Subject: 14

Year: Month: Day: ()

assign تری:

assign s2 : s1 ? (ترتیب) = غوی

```
assign Out = (C==0) ? In1 :
(C==1) ? In2 :
(C==2) ? In3 : In4;
```



مثال:


هرگاه خواستیم در مدارهای ترکیبی از ساختار if استفاده کنیم، assign تری استفاده می کنیم.

```
module mux2(Out, In1, In2, C);
```

```
output Out;
input In1, In2, C;
reg Out;
```

```
always @(In1 or In2 or C)
if (C) Out <= In1;
else Out <= In2;
```

```
endmodule
```




مثال:

مثال: اگر MUX سه ورودی داشته باشد

در این حالت در Verilog باید در مواقع خاصی از حالت high Imp استفاده کرد در مواقع باید M1 و در مواقع M2 سه ورودی داشته باشد.

```
assign w = (C) ? 1 :
(B) ? 0 :
1'bz;
```




high Impedance

بعضی ادوات اصنای داریم که پورت ها هم خروجی و هم درودی باشند. و بعضی ادوات خروجی و بعضی ادوات دیگر درودی باشند.

برای این منظور باید پورت را به صورت درودی-خروجی

تعریف کنیم.



```
in out x;
```


```
module t1(O, RnW);
```

مثال:

```
input [7:0] O;      →      ورودی output هم
```

```
input RnW;                تعریف شود
```

```
assign O = (!RnW) ? 8'hff : 8'b7;
```



RnW=0 → O=0xFF

RnW=1 → O=7

```
endmodule
```

```
module t2(IO, RnW, ResetL, Clk)
```

مثال:

```
input RnW, ResetL, Clk;
```

```
inout [7:0] IO;
```

```
reg [7:0] r;
```

```
always @ (posedge Clk)
```

```
if (!ResetL)
```

```
    r <= 0;
```


```
else begin
```

```
    if (!RnW) r <= IO;
```

```
    end
```

```
    assign IO = (!RnW) ? 8'b7 : r;
```

```
endmodule
```



در هر لحظه با لا رفته: اگر RnW=0

داده‌ای که روی پورت IO قرار دارد را بخوان

و ذخیره کن. اگر RnW=1

داده‌ای که ذخیره شده را در خروجی قرار ده.


```
module SRAM8 (clk, Reset, RnW, Add, IO);
```


مثال:

```
input Addr RnW, clk, Reset;
```

```
input [2:0] Add;
```

```
input [7:0] IO;
```

```
reg [7:0] r[7:0];
```



تعریف آرایه (دستی) r[0] تا r[7] - تعداد عناصر آرایه 8 عرض دسترسی به آرایه

```
always @ (posedge clk)
```

```
if (Reset) begin
```

```
    r[0] <= 0;
```

```
    r[1] <= 0;
```

```
    r[7:k] = 0;
```

برجای ننداری توان از دستور for استفاده کرد:

```
    for (i=0; i<8; i=i+1)
```

```
else begin
```

```
    if (!RnW)
```


```
        r[Add] <= IO;
```

```
    end
```

بیت اثر باید از ابتدا تعریف کرد integer i; فقط یک متغیر کلی است و ظهور سخت آفرای ندارد

```
    assign IO = (!RnW) ? 8'bz : r[Add];
```

```
end module
```



write به صورت متوالی با لبه پائین ساعت صورت می گیرد و در read با لبه پائین ساعت صورت می گیرد و آسترون می باشد

انقلاب SRAM، reset،

Subject: 19

Year: Month: Day: ()



نکته: فقط وقتی حق استفاده از دستور for را داریم که بخواهیم یک سخت افزار را تکرار کنیم.
نیاید برای استفاده از for کاملاً محدود است.

سوال: یک کانتر طراحی کنید که در منبای ۱۰ شمارد.

```

module SC(O, Clk, Reset);
  output [3:0] O;
  input Clk, Reset;
  reg [3:0] O;
  always @ (posedge Clk)
    if (Reset) O <= 0;
    else begin
      if (O == 9) O <= 0;
      else O <= O + 1;
    end
endmodule

```



```

assign OC = ((O == 9) && Clk) ? 1 : 0;
assign OC2 = ((A == 9) && (B == 9) && Clk) ? 1 : 0;

```

```

module Counter (A, B, C, Reset, Clk);
  input Reset, Clk;
  output [3:0] A, B, C;
  reg [3:0] A, B, C;
  always @ (posedge Clk or posedge Reset)
    if (Reset) begin
      A <= 0;
      B <= 0;
      C <= 0;
    end
endmodule

```


Subject: To

Year : Month : Day : ()

else begin

~~if (B=9) && (A=9) && (C=9)~~

~~C<=0;~~

~~else C<=C+1;~~

~~if (A=9) B<=0;~~

~~else B<=B+1;~~

~~if (A!=9) A<=A+1;~~

~~else if (B!=9) begin~~

~~B<=B+1;~~

~~A<=0;~~

~~end~~

~~else if (C!=9) begin~~

~~C<=C+1;~~

~~A<=0;~~

~~B<=0;~~

~~end~~

else begin

A<=0;

B<=0;

C<=0;

end

~~endmodule;end~~

endmodule

Subject: ۲۱


Year: Month: Day: ()

```

module M(A, B, C);
  input [7:0] A, B;
  input C;
  assign B = (!C) ? 8'b2 : A;
  assign A = (C) ? 8'b2 : B;
endmodule

```

سوال: اگر $C=1$ ، B و C بر B منتقل شود
 و اگر $C=0$ ، بر عکس




```

module mux(O, A, B, C);
  output [w-1:0] O;
  input [w-1:0] A, B;
  assign O = (C) ? A : B;
endmodule

```

سوال: mux با عرض متغیر:



نکته: برای تعریف عبارات در Verilog از define استفاده می کنیم:

در کاربرد بالا:

```
'define W 32
```


کاربرد: برای استفاده از sub.mod. با عرض داده های مختلف می توان از define استفاده کرد و sub.mod. را تعریف کرد.

```

'define M 2
'define N 3
'define W 'M+'W
module mult(O, A, B);
  input ['M-1:0] A;
  input ['N-1:0] B;

```

سوال: ضرب کننده



Subject: ۱۱

Year : Month : Day : ()

```

output [w-1:0] 0;
assign 0 = A * B;
end module

```

نکته: define فقط یکبار می‌تواند استفاده شود یعنی توان آن را در یک خط نمی‌توانیم تعریف کرد.

برای استفاده از یک sub module با عرض داده مخالف هم در یک define از top mod. استفاده نمی‌کنیم. در این موارد از parameter استفاده می‌کنیم.

مثال: مالتی پلکس با عرض متغیر. برای sub module: module mux (O, A, B, C);

```

parameter w = 3;
output [w-1:0] 0;
input [w-1:0] A, B;
input C;
assign O = (C) ? A : B;
end module

```

برای top mod:

```

module top

```

```

mux # (5) my Mux (A1) ;
mux my Mux2 (A2) ;

```

چون برای این کاری توان از یکبار کمتر استفاده کرد.

```

defparam my Mux2 .w = 5;
defparam my Mux .w = 4;


```

با این دستور می‌توان مقدار پارامتر را تعریف کرد.

Subject: ۲۳

Year: Month: Day: ()

سوال: یک شیفتر رجیستر طراحی کنید. (با طول DEPTH)



```
module SR(In, Clk, Out, ResetL);  
  input In, Clk, ResetL;  
  output Out;  
  parameter DEPTH=8;  
  reg [DEPTH-1:0] r;  
  always @ (posedge Clk or negedge ResetL)  
    if (!ResetL)  
      r <= 0;  
    else  
      r <= {r[DEPTH-2:0], In};  
  assign Out = r[DEPTH-1];  
endmodule
```

الرضا ستم مارول بالا را اصلاح فرستم

SR #(4) SR_Ins (.Out(), .In(), .Clk(), .ResetL());

المراد صد مارول خنڈ پارامتر دستہ ہاشیم می توان بہ صورت زیر بیان اصلاح کرد

- # (4,5)
- # (.DEPTH(4), .WIDTH(5))

برای صدا زدن یک ماژول باید امری می توان از دستور `defparam` بلافاصله پس از صدا زدن ماژول استفاده کرد.

```
SR SRIns ( _____ );
defparam SRIns.DEPH = 4;
```

اینطر که نویسی در این روش منظم تر است.

در زبان نویسی Verilog به جای دستور `if` می توان از `case` استفاده کرد.

```
if (Cond1) act1;
else if (Cond2) act2;
else if (Cond3) act3;
else { act N; }


case (variable)
  2'b00 : r <= 1;
  2'b01 : r <= 2;
  default : r <= N;
endcase
```

اگر شرط بالا برقرار نبود

اگر برای یک شرط چند کار خواستیم انجام دهیم باید از `begin` ، `end` استفاده کنیم.


`case` تریپلند `if` در بلوک `always` استفاده می شود.

اگر برای چند شرط خواستیم یک کار را انجام دهیم، آنها را لیست می نویسیم.



سوال: یک `FIFO` طراحی کنید.

عق `FIFO` = `DEPTH` ، عرض آن `w` است.



فصلی از کد مربوط به آن به صورت زیر است:

```

reg [w-1:0] r[DEPTH-1:0];
reg [0:0] wpointer, rpointer;
reg [c:0] Count;
cas ( {RdEn, WEn} )
    2'b 10: Count <= Count - 1;
    2'b 01: Count <= Count + 1;
    default: Count <= Count;
end case

```

تعداد مربوط به خواندن و نوشتن
برای بدین معنی می باشد

```

cas ( {RdEn, WEn} )
    2'b 10: begin if (!Empty) Count <= Count; end
    2'b 01: if (!Full) Count <= Count + 1;
    default: Count <= Count;
end case

```

تفاوت = و < در Verilog

الریک شیف رحیمی دانشیار


```
module SR(In, Out, Clk, ResetL);
```

```
  |
  reg a, b, c;
```

```
  always @ (posedge Clk) begin
```

```
    a <= In;
```

```
    b <= a;
```

```
    c <= b; end
```

```
  assign Out = c;
```

عبارت () اجرای دستور بعدی را بلوک نمی کند و باعث می شود اجرای هر دستور عملاً هیچ زمانی نگیرد. یعنی در عبارت بالا هر سه دستور در یک لبه بالا رونده پالس باعث اجرای شوند

```
a = In;
```



```
b = a;
```

```
c = b;
```

اگر کد به صورت زیر بود:

علامت () از سینال نمونه برداری می کند و همان لحظه تخصیص می دهد

اگر کد با = نوشته می شد سینال In مستقیماً به Out می رفت



نکته: در Verilog دستوراتی که در بلوک begin, end نوشته می شوند پشت سر هم
اجرا می شوند.

بلوک های دیگری نیز مانند fork, join وجود دارند که می توان به جای begin, end استفاده کرد:

always @ ()

fork

join

در بلوک fork, join دستورات همزمان اجرا می شوند.

نبا این امر در بلوک fork, join به جای () از () استفاده شود چون دستورات با هم
اجرا می شوند نمی توان همان شیفت رجیستر را پیاده کرد.


fork

a = In;

b = a;

c = b;

join



Subject: 2A

Year: Month: Day: ()

Subject: 2A

Year: Month: Day: ()


Subject: 79

Year: Month: Day: ()

[Faint, illegible handwriting on lined paper]

Subject: ۴۰

Year: Month: Day: ()



سوال: پالس های A و B - سینال های متناوب


و هم فرکانس

خروجی Duty ۱ باشد اگر Duty Cycle A پالس A 50٪ باشد
 خروجی Compare ۱ باشد اگر DC پالس A از B بیشتر باشد
 ۲ اگر B از A بیشتر باشد
 ۳ اگر مساوی باشند

موضوع تحقیق!

استفاده های fpga در پروژه های Lab On a Chip

برای نوشتن برنامه سوال بالا به چند ماژول اکتیاج داریم



ماژول detectA: تعیین لبه بالارونده پالس A

```

module Detect (Clk, ResetL, Pulse, edge);
  input Clk, ResetL, Pulse;
  output edge;
  reg r1, r2;
  always @ (posedge Clk or neg edge ResetL)
    if (!ResetL) begin

```


Subject: π

Year :

Month :

Day :

()

```
r1 <= 0;
r2 <= 0;
end
assign edge = (r1 && !r2) ? 1 : 0;
endmodule
else begin
r1 <= PULSE;
r2 <= r1;
end
```

```
:measure, Jai b
module measure (Clk, ResetL, Pulse, Up, Down, Edge);
input Clk, ResetL, Edge, Pulse;
output [31:0] Up, Down;
reg [31:0] Up, Down;
always @ (posedge Clk or negedge ResetL)
if (!ResetL) begin
Up <= 0;
Down <= 0;
end
else begin
if (Edge) begin
Up <= 0;
Down <= 0;
end
else
Down <= Down + 1;
end
end
endmodule
```


Subject: ۳۲

Year: Month: Day: ()

```
module Resault (clk, ResetL, Edge, Duty, Compare);
    input clk, ResetL, Edge;
    input [31:0] wAU, wBU, wAD;
    output Duty; output [1:0] Compare;
    reg Duty;
    reg [1:0] Compare;
    always @ (posedge clk or negedge ResetL)
        if (!ResetL)
            Duty <= 0;
        else begin
            if (Edge) begin
                if (wAU == wAD)
                    Duty <= 1;
                else
                    Duty <= 0;
            end
        end
    always @ (posedge clk or negedge ResetL)
        if (!ResetL)
            Compare <= 0;
        else begin
            if (Edge) begin
                if (wAU > wBU)
                    Compare <= 1;
                else if (wAU < wBU)
                    Compare <= 2;
            end
        end
endmodule
```