

Subject: ۳۱

Year : Month : Day : ()

```
if (Valid) begin
    P1 <= In;
    P2 <= P1;
    P3 <= if ((P1 + P3) > TH)
        P3 <= 100;
    else
        P3 <= 0;
    Out <= P3;
    ValidOut <= 1;
end
else
    ValidOut <= 0;
```

endmodule

تمرین سوال ۵ تمرین ۲
هرین خطی :

```
module Car(Out, In, Clk, ResetL, Start);
```

```
output [3:0] Out;
```

```
input In, Clk, ResetL, Start;
```

```
reg [3:0] Out;
```

```
reg r;
```

```
always @ (posedge Clk or negedge ResetL)
```

```
if (!ResetL) begin
```

```
    r <= 0;
```

```
    Out <= 0;
```

```
end
```

```
else begin
```

Subject: ۳۹

Year : Month : Day : ()


```

if (Start) begin
    r<=1;
    Out<=0;
end
else begin
    if (!In && r)
        Out<=Out+1;
    r<=In;
end
end

```

endmodule

تمرین: سوال ۳ تمرین ۲
فرستنده گیرنده:



1. - cycle / هر دو ریج 200 تغییر کرد، ورودی 100K ، هر دو ریج 100 تغییر کرد
 ورودی 200K ، هر دو ریج 66 تغییر کرد، ورودی 300K است

100 KHz → 10000 ns
 cycle · 50 ns → $\frac{10000}{50} = 200$ cycle
 هر 200 با این تغییری اثر در ورودی نظارت

جواب درسی و بسایب

Subject: ۲۰

Year : Month : Day : ()

نکته: شنبه ۱۴ شهریور (مغای عدد مورد نظر)

MEMORY_INITIALIZATION_RADIX = 16; در فرم اقرار coregen برای

MEMORY_INITIALIZATION_VECTOR = مقدار اول در دادن به حافظه ها

fffffab, باید از یک فایل با پیوند .coe که با


12345678, syntax بر روی نوشته می شود استفاده کرد

11112888, سپس فایل core تولید شده با پیوند .vec را داخل ماژول


کپی می کنیم

فایل دیگری به برای Implement کردن استفاده می شود پیوند .ngc دارد
(به جای .edf)

: t_{pqa} Offset Out, Offset In



اگر تا چهار ورودی تا خروجی فلیپ فلاپ t_d باشد:



$$\text{min period} = t_d + t_p + t_s$$


ببینیم چه بود بر این حداقل زمانی است بر داده از خروجی

پیش از ورودی فلپ اول به ورودی فلپ اول هم برسد

Offset In: fpga

چه مقدار وقت که عمل از آنکه لبه بالا رونده ساعت وارد شود لازم است داده روی ورودی In، Stable شده باشد؟



$$\text{Offset In} = t_s + t_{In} - t_{clk}$$



Offset Out:

چه مقدار وقت بعد از آنکه لبه بالا رونده ساعت وارد fpga شود باید داده روی خروجی Out، معتبر می باشد؟

$$\text{Offset Out} = t_d + t_{out} + t_{clk}$$



$$\text{min Period} = 2 + 0.5 + 3 + t_{clk_fpga} - t_{clk_SRAM}$$

مثال:

Subject: ۴۲

Year : Month : Day : ()

برای اینکه تاخیر clock نداشته باشیم



(این عمل معمولاً به صورت خودکار در fpga صورت می‌پذیرد.)

CPU در خانواده Xilinx :

Pico Blaze (8bit - Soft Core)

Xilinx / Micro Blaze (32 bit - Soft Core)

Power PC (64 bit - Hard Core)

Virtex II pro

Virtex 4-FX

Virtex 5,6-FX

EDK (Embedded Development Kit) در CPU های Micro Blaze و Power PC اصلاً به یک محیط نرم افزاری برنامه EDK